La conectividad del plano de tierra en los PCB HDI mantiene la integridad de la señal

Los diseños de PCB de alta velocidad requieren conectividad a tierra en todo el apilado de la PCB. La forma más común de lograrlo en un apilado estándar con señales de menor velocidad es usar vías de cosido. Estas vías conectan múltiples planos y vertidos de tierra en el apilado de la PCB con el fin de mantener una referencia clara de 0 V en cualquier punto a lo largo de una ruta de interconexión de baja o alta velocidad.

Pero, ¿qué ocurre en un diseño HDI donde el espacio de enrutamiento vertical es muy limitado? En los diseños HDI, a menudo preferimos usar (o necesitamos usar) microvías ciegas y enterradas para realizar conexiones de señal, y la misma tendencia suele darse en las conexiones de tierra. Esto puede crear problemas importantes de conectividad a tierra a medida que las señales de alta velocidad se desplazan por el apilado de capas.

Desafortunadamente, no hay una buena forma de verificar el tipo de conectividad a tierra que necesitamos en diseños HDI usando reglas y restricciones de diseño. Una razón de esto, como veremos, se debe a los diseños de pinout en encapsulados BGA. En este artículo explicaré por qué esto crea problemas de integridad de señal y qué puede hacer para solucionarlo.

Qué crea una mala conectividad a tierra

El problema de una mala conectividad a tierra surge del uso de vías ciegas y enterradas en el enrutamiento de fanout, específicamente en los pines de tierra dentro del fanout de un BGA. Debido al pinout del encapsulado, las vías usadas en el fanout pueden terminar en una capa que no sea lo suficientemente profunda dentro del apilado.

La imagen siguiente muestra un ejemplo de buena conectividad a tierra para una ruta stripline que sale de un BGA. En este ejemplo, la vía GND exterior termina en una capa GND por encima de la capa de señal. El pin GND de la fila interior luego desciende a la capa situada por debajo de la señal stripline. Como la vía GND interior toca tanto el plano GND superior como el inferior, ayuda a garantizar que las capas de plano mantengan la misma referencia de 0 V alrededor de la señal stripline.

Conectividad a tierra ideal en un diseño HDI: las vías de cosido pueden ir junto a las vías de señal para garantizar que se mantenga una referencia de 0 V a lo largo de la ruta.

La corriente de retorno resultante en esta situación se representa con flechas. El retorno forma la condición de contorno electromagnética para el campo electromagnético y define la inductancia a lo largo de esa trayectoria de corriente. Los pinouts de procesadores a veces están estructurados de tal forma que las tierras no quedan bien dispuestas alrededor de las señales, por lo que el fanout automatizado no puede crear una situación como la mostrada arriba.

En algunos casos, un diseñador puede pensar que solo necesita una vía de L1 a L2 para tocar el primer plano GND en la capa interna. El resultado es que la corriente de retorno se forma alrededor de una vía que está mucho más alejada de la señal que se está enrutando, especialmente con enrutamiento stripline más profundo en las capas internas.

¿Cuál es exactamente el problema de esto? Contribuye a dos problemas de integridad de señal:

• Diafonía local provocada por la señal
• Ruido por conmutación simultánea en otros IO
• Posibilidad de medir mayores emisiones radiadas

La solución no es óptima, pero sí simple: colocar una vía de cosido justo al lado de las transiciones de señal. En un diseño HDI, es preferible colocar una vía pasante para ayudar a garantizar que todos los planos estén al mismo potencial de 0 V. Sin embargo, el paso de bolas del BGA puede impedirlo en el enrutamiento de fanout. Por lo tanto, a menudo solo podemos proporcionar una vía de cosido ciega/enterrada para conectar las tierras. En el enrutamiento de fanout de BGA, esto en realidad es preferible porque la vía pasante más cercana puede no estar accesible hasta que uno se aleje bastante de la región de fanout.

A veces, los pinouts de los encapsulados son horribles

Hay un hecho que quizá no nos guste admitir, pero ciertamente es cierto: algunos pinouts de encapsulados son absolutamente horribles para garantizar la conectividad a tierra, y esto no es exclusivo de los diseños HDI. Probablemente, el diseñador del encapsulado ve los pines de tierra solo como la trayectoria por la que la corriente sale del chip. Son mucho más que eso: los pines de tierra con una referencia estable de 0 V forman una condición de contorno para el campo electromagnético. Por eso, a frecuencias progresivamente más altas, los pines de tierra influyen fuertemente en la diafonía, la adaptación de impedancia de las vías y la pérdida de inserción en la región de fanout del BGA.

La imagen siguiente muestra el pinout teóricamente ideal para cualquier BGA. No es un ejemplo inventado; es un pinout real de un chip phy óptico que opera a velocidades de datos de 56G (ancho de banda de canal de 28 GHz) con un paso de 0,8 mm. Los diseños que operan a velocidades de datos mayores (112G-PAM4 y 224G-PAM4) llegan hasta pasos de 0,5 mm, ya que esto es necesario para mantener una transición de baja dispersión en señales serie de alta velocidad.

56G-phy-ballout.png

Con un paso de 0,8 mm y un alto número de capas, la PCB casi siempre será demasiado gruesa para usar vías pasantes en el enrutamiento de fanout debido a limitaciones de vías de alta relación de aspecto. Por lo tanto, normalmente apilamos microvías y las desplazamos hacia vías enterradas para alcanzar las capas internas de señal. En el ejemplo anterior, las vías de tierra colocadas junto a las vías de señal siempre garantizan que la conectividad a tierra pueda mantenerse para rutas stripline; cada fila de señales tendrá detrás una fila de tierra dedicada que conecta con ambos planos.

Ejemplo 1: NRF54LM20A-PAAA

Ahora veamos algunos pinouts reales para diseños HDI. La imagen siguiente muestra un ejemplo de enrutamiento para el número de parte NRF54LM20A-PAAA de Nordic Semiconductor. Los pines de tierra están indicados con contornos amarillos. Aunque este es un BGA de paso fino de 98 pines (paso de 0,35 mm), solo tiene 11 pines de tierra distribuidos de forma dispersa en el pinout.

Ubicación de las bolas GND en un encapsulado NRF54LM20A-PAAA. El paso pequeño (0,35 mm) impide el uso de vías pasantes estándar.

Aunque el diseño contiene algunos pines GND cercanos a muchas de las señales, solo están conectados directamente al plano de tierra en L2 mediante microvías ciegas. Hay 3 vías pasantes GND cercanas, pero estas son las únicas vías que conectan con los planos internos cerca de las transiciones de señal por microvía en la región de fanout del BGA.

Esto pondría a este dispositivo en riesgo de ruido de ground bounce y diafonía en el área de enrutamiento de fanout; sin embargo, dado el amplio margen de tensión de alimentación permitido y, por tanto, los grandes márgenes de ruido de este componente, puede que no sea un gran problema. Pero cuando observamos otro tipo de componente, como una memoria de alta velocidad, podemos ver por qué esto puede ser un problema importante. Idealmente, tendríamos que completar dos tareas:

• Añadir más vías pasantes GND alrededor del borde del BGA
• Incluir vías internas de cosido cuando las señales en transición estén lejos de las vías pasantes

Por supuesto, que esto sea realmente un problema importante o no depende de las señales en cuestión, particularmente en lo que respecta al EMI de las transiciones de vía. Las interfaces más rápidas de este componente son la interfaz USB y las líneas SPI; estas últimas serán la interfaz con mayor riesgo EMC (por las razones que explico aquí). Siendo así, las líneas SPI necesitan las vías de cosido más cercanas, mientras que los GPIO muy cargados o las líneas I2C a menudo pueden funcionar sin vías de cosido ubicadas muy cerca.

Ejemplo 2: módulo DRAM personalizado

Ahora veamos otro pinout para un módulo DRAM personalizado (memoria DDR4-3200) de un importante proveedor de semiconductores. Este módulo en particular es popular en sistemas de computación embebida y agrupa un alto número de bytelanes en un solo módulo. La huella se muestra abajo con los pines GND resaltados.

Huella de módulo DRAM personalizado. Las almohadillas resaltadas muestran el pin de tierra.

Si usa vías ciegas L1-L2 para las conexiones de los pines de tierra, tendrá garantizado ver ruido por conmutación simultánea y alta diafonía en la región de fanout. Cualquier señal que se enrute hacia una capa interna de señal (L3, L5, etc.) no tendrá una conexión cercana de vía de cosido si en los pines de tierra solo se usan vías ciegas L1-L2.

Dado que este componente está diseñado en un encapsulado no JEDEC y no incluye el canal de enrutamiento estándar, requiere al menos 4 o 5 capas de señal para resolver el enrutamiento (punto a punto). Además, la disposición de los pines de señal requerirá microvías apiladas y una vía enterrada para alcanzar todas las capas de señal. Sin embargo, debería quedar claro que la ubicación de las tierras en el pinout hace que algunas señales queden lejos de un pin de tierra.

Resolver este problema requiere:

• Planificar una transición de vía ciega/enterrada en todos los pines GND para conectar todos los planos GND debajo del módulo
• Colocar vías pasantes adicionales alrededor del contorno del encapsulado
• Colocar microvías enterradas internas/vías mecánicas enterradas para el cosido entre capas

Ahora compare esto con el encapsulado típico estandarizado por JEDEC para una memoria DDR, como el chip de memoria DDR4 de Micron que se muestra a continuación.

¿Por qué es más probable que este encapsulado tenga mejor rendimiento en términos de ground bounce, diafonía y EMI?

• El número de pines y el número de filas/columnas es menor, por lo que es probable que el número de capas sea lo suficientemente bajo como para permitir vías pasantes.
• El paso es de 0,8 mm, lo cual es lo bastante grande como para permitir vías pasantes en un fanout dog-bone o via-in-pad.
• Casi todos los pines de señal de alta velocidad están a no más de 1,6 mm (distancia de 2 pines) de un pin VSS.
• El canal de enrutamiento permite algunas vías de cosido adicionales según sea necesario, por ejemplo en la región A7/A9/A13/A17.

Si el pinout del módulo personalizado se utilizara solo para un componente con señales de baja velocidad, entonces probablemente el diseño no sería problemático en términos de diafonía, ground bounce y EMI. Sin embargo, este componente contiene múltiples interfaces DDR4 con reloj a 1600 MHz (tasa de datos de 3200 MT/s), lo que requiere un flanco rápido por razones de temporización. Ese flanco mucho más rápido hace que los problemas de SI, EMI y diafonía asociados con conexiones GND insuficientes en las capas internas de señal sean mucho más notorios.

La solución: ¡coloque primero las vías GND!

El mayor error que un diseñador puede cometer en estos diseños es colocar las vías de los pines GND después de enrutar los pines de señal. Si colocas primero las vías de GND, actuarán como restricciones de enrutamiento para tus señales y te verás obligado a enrutar alrededor de ellas, pero evitarás un conjunto importante de problemas de SI en un diseño HDI. Esto es mucho más preferible que enrutarlo todo en un diseño HDI y luego darte cuenta de que no incluiste suficientes vías de tierra en el fanout.

Ya sea que necesites construir electrónica de potencia confiable o sistemas digitales avanzados, utiliza el conjunto completo de funciones de diseño de PCB y las herramientas CAD de clase mundial de Altium. Altium proporciona la principal plataforma de desarrollo de productos electrónicos del mundo, completa con las mejores herramientas de diseño de PCB de la industria y funciones de colaboración interdisciplinaria para equipos de diseño avanzados. ¡Contacta hoy mismo con un experto de Altium!