Routing con topologia fly-by per memorie DDR3 e DDR4

Zachariah Peterson
|  Creato: dicembre 7, 2018  |  Aggiornato: ottobre 25, 2021
Routing con topologia fly-by per memorie DDR3 e DDR4
Topologia fly-by nel routing DDR
Topologia fly-by per layout e routing DDR.

La prossima volta che effettuerai un upgrade del tuo desktop o laptop, approfittane per dare un'occhiata ai chip RAM, magari utilizzando una lente di ingrandimento. La presenza di tracce sul layer superficiale non è che una piccola parte della complessa trama di tracce tra il connettore periferico ed i chip RAM. Nonostante il routing possa essere piuttosto complicato, osservando la scheda da una certa distanza, ti sarà possibile notare una topologia relativamente semplice.

Questa è nota come topologia fly-by. Per quanto riguarda l'integrità del segnale, lo schema di layout con topologia fly-by è preferibile rispetto ad una topologia doppio-T. In quanto, la fly-by topology genera meno rumore di commutazione simultanea, mentre la distorsione tipica del routing fly-by compensata dai protocolli DDR. Ciò avviene grazie alla funzionalità di compensazione dei ritardi nota anche come write leveling. Inoltre, questa topologia si presta all'uso in applicazioni ad alta frequenza, riducendo al minimo il numero e la lunghezza degli stub.

Poiché la topologia fly-by offre la migliore integrità di segnale per la memoria DDR3 e DDR4, è opportuno comprendere come questa influisca sul routing DDR. Per saperne di più, continua a leggere le nostre linee guida sul routing con topologia fly-by per DDR3 e DDR4.

Topologia fly-by per layout DDR

La topologia fly-by ha una struttura daisy-chain che contiene stub molto corti o nessuno stub. Questa topologia ha quindi un numero minore di ramificazioni e connessioni point-to-point. Quando si progetta il routing DDR3 e DDR4, la topologia fly-by inizia con il controller, parte dal chip 0 e arriva al chip N (o il bit di dati superiore). Il routing si esegue per ordine, in base ai numeri di pista di byte, sbrogliandoli sullo stesso layer. Se necessario, è possibile semplificare il routing scambiando bit dati all'interno di una pista byte. La topologia fly-by è illustrata di seguito.

Topologia fly-by nel routing DDR
Topologia fly-by per routing e layout DDR

Topologia a doppio-T per layout DDR

Una topologia alternativa per il layout e il routing DDR è quella a doppio-T. In questa topologia, i fan-out del clock differenziale, del comando e dell'indirizzo provenienti dal controller di memoria si diramano a formare una sezione a T che può supportare 2 chip. Ciascun ramo può dividersi ulteriormente per supportare altri 2 chip, per un totale di 4 chip. In generale, la topologia a doppio-T consente di collegare 2^N chip (N = numero di rami). Ogni sezione viene quindi sbrogliata verso un singolo chip RAM. Le linee data e di Strobe vengono sbrogliate direttamente dal controller di memoria verso ciascun chip RAM. Questa topologia è illustrata nel diagramma seguente.

Linee guida del routing DDR e topologia a doppio-T
Topologia a doppio-T per layout e routing DDR

Le topologie a T sono comuni nell'instradamento DDR2, ma ogni ramo tende a creare differenze d'impedenza accumulata alle frequenze DDR2. Pertanto, la topologia fly-by è preferibile nei chip DDR3 e nelle generazioni successive, poiché ogni dispositivo prevede un solo ramo sulle linee CLK/CMD/ADDR. In particolare, la topologia fly-by è consigliabile per i dispositivi RAM single-die, mentre è possibile utilizzare entrambe le topologie nei dispositivi multi-die. Anche avendo una certa libertà di scelta tra queste topologie, il routing dei chip DDR3 e DDR4 risulta più semplice con la topologia fly-by, apportando alcuni vantaggi anche in termini di integrità del segnale.

Linee guida per il layout e il routing DDR con topologia fly-by

Se si sceglie di utilizzare la fly-by topology, è opportuno seguire alcune linee guida basilari durante il routing delle tracce per preservare l'integrità del segnale. La prima riguarda la disposizione dello stack-up e l'orientamento dei chip. Se si ha spazio a sufficienza, l'ideale sarebbe sbrogliare le linee ADDR/CMD/CTRL/CLK sullo stesso layer, ma è comunque possibile risparmiare spazio sbrogliandole su layer diversi se necessario. Il routing delle linee ADDR/CMD/CTRL/CLK va dal chip dati più basso a quello più alto. Non dovrebbero esserci meno di 5 mm di spazio tra un chip di memoria e l'altro. Infine, è opportuno posizionare un resistore di terminazione differenziale di 100 Ω sull'ultimo dispositivo SDRAM della catena.

Quando si inizia il posizionamento dei componenti, è importante tenere conto dello spazio necessario per i fan-out, i resistori di terminazione e le relative linee di alimentazione. Inoltre, durante il routing, occorre evitare di sbrogliare tracce in mancanza di fori di via. È infatti opportuno disporre i via il più uniformemente possibile, in modo da consentire il routing di due o più tracce tra di essi. Una distanza maggiore tra i fan-out aumenta il numero di canali di routing.

Topologia fly-by e linee guida del routing DDR
Le linee DQS in questo modulo SODIMM sono instradate sullo stesso livello.

Riduzione della commutazione simultanea nella topologia fly-by

È bene tenere presente che nella topologia fly-by viene aggiunta intenzionalmente una certa angolazione tra ciascuna pista. Questo riduce il rumore di commutazione simultanea durante la commutazione del chip. In pratica, i chip più vicini non subiranno interferenze in virtù del ritardo tra le commutazioni dei singoli chip. Oltre al vantaggio per quanto riguarda l'integrità del segnale, ci sono altri punti da considerare durante il routing dei dispositivi DDR3 e DDR4.

Integrità del segnale nel routing fly-by per chip DDR3 e DDR4

Se si sceglie di eseguire il routing sui layer interni, è possibile utilizzare stripline singole o doppie per le coppie differenziali. È opportuno sbrogliare le tracce di superficie come microstrip, mentre tutte le linee devono disporre del controllo dell'impedenza per sopprimere le interferenze lungo le interconnessioni e sul ricevitore. Per la maggior parte delle interfacce, il valore d'impedenza single-ended consigliato è di 50–60 Ω (impedenza differenziale di 100–120 Ω). È bene tenere presente che la specifica JEDEC per l'architettura DDR3 prevede due potenze di segnale di guida a 34 e 40 Ω per le linee I/O single-ended. Tuttavia, i dispositivi di ultima generazione utilizzano terminazioni on-die corrispondenti ai valori di impedenza caratteristici appropriati. È importante verificare quindi l'impedenza di ingresso e uscita dei componenti e inserire terminazioni se necessario.

Come aumentare la sensibilità del segnale

Per ottenere maggiore sensibilità del segnale e vincoli più stretti è possibile effettuare il raggruppamento delle piste byte. Questo semplifica il routing, ma è importante prestare attenzione alla spaziatura tra le tracce all'interno delle piste per evitare un eccessivo crosstalk. Occorre inoltre valutare e equalizzare attentamente la lunghezza delle piste di segnale in base alle linee guida specificate nelle schede tecniche del dispositivo. NB: le linee guida presuppongono in genere un valore Dk pari a 4 per il materiale di substrato del PCB. Se si progetta il routing su un materiale di substrato alternativo, sarà quindi necessario regolare l'equalizzazione delle tracce per compensare il ritardo temporale (o ritardo di fase sulle coppie differenziali).

Spaziatura tra tracce e coppie differenziali

Molte linee guida specificano valori diversi per quanto riguarda la spaziatura tra le tracce, ma il rischio è quello di applicarle in contesti non adatti. Bisogna fare attenzione nel determinare la spaziatura tra tracce e coppie in base alle note applicative, poiché queste spesso si riferiscono a uno stack-up PCB specifico. Per mantenere l'impedenza differenziale richiesta, è necessario scegliere la spaziatura esatta tra ciascuna estremità delle coppie differenziali. Tracce più ampie sono più adatte a un routing ad alta intensità, in quanto tendono ad avere un'induttanza inferiore, che è la causa principale di crosstalk alle frequenze DDR comunemente usate. Per esaminare i limiti di spaziatura tra tracce single-ended e differenziali è consigliabile eseguire simulazioni di crosstalk.

Utilizzo di Altium Designer® per il routing delle tracce con topologia fly-by

Data la complessità del routing, il progetto dovrà basarsi su un'attenta analisi dello schema elettrico per individuare componenti e connessioni chiave. Con questa tecnica, è possibile eseguire selezioni e verifiche incrociate dei componenti e delle connessioni dello schema circuitale per individuare lo stesso elemento sul PCB. Queste funzionalità, combinate con il controllo delle regole di progettazione, consentono di identificare coppie differenziali da equalizzare, nonché di rispettare i valori di impedenza desiderati e la spaziatura richiesta durante il routing.

Dai un'occhiata a questi articoli per maggiori informazioni sul routing e sul layout DDR3/DDR4:

I progetti PCB per i segnali ad alta velocità sono complessi e richiedono la pianificazione attenta del posizionamento dei componenti e del controllo dell'impedenza. Altium Designer offre un pacchetto completo di strumenti di routing interattivi e basati su regole, ideali per l'implementazione della topologia fly-by nel layout DDR3 e DDR4. In generale, l'obiettivo del routing è quello di creare un percorso diretto e una soluzione di interconnessione per ciascuna estremità del bus. Le funzionalità CAD dell'editor PCB di Altium Designer semplificano la creazione del layout DDR3 o DDR4, garantendo l'integrità del segnale e facilitando il routing.

Per ottenere maggiori informazioni sul routing fly-by per i dispositivi di memoria DDR3 e DDR4, contatta un esperto di Altium.

Scopri di più su Altium Designer oggi stesso.

Sull'Autore

Sull'Autore

Zachariah Peterson ha una vasta esperienza tecnica nel mondo accademico e industriale. Prima di lavorare nel settore dei PCB, ha insegnato alla Portland State University. Ha condotto la sua Fisica M.S. ricerche sui sensori di gas chemisorptivi e il suo dottorato di ricerca in fisica applicata, ricerca sulla teoria e stabilità del laser casuale. Il suo background nella ricerca scientifica abbraccia temi quali laser a nanoparticelle, dispositivi semiconduttori elettronici e optoelettronici, sistemi ambientali e analisi finanziaria. Il suo lavoro è stato pubblicato in diverse riviste specializzate e atti di conferenze e ha scritto centinaia di blog tecnici sulla progettazione di PCB per numerose aziende. Zachariah lavora con altre società del settore PCB fornendo servizi di progettazione e ricerca. È membro della IEEE Photonics Society e dell'American Physical Society.

Risorse correlate

Documentazione Tecnica Correlata

Tornare alla Pagina Iniziale
Thank you, you are now subscribed to updates.