Regolazione del ritardo per segnali ad alta velocità: Cosa devi sapere

Linee abbinabili per lunghezza in un PCB

Dando un'occhiata a due letture di segnale su un oscilloscopio, si può vedere come discrepanze di lunghezza/tempo tra le tracce di segnale possano innescare in modo improprio i gate a valle. La situazione peggiora quando consideriamo il tempo di viaggio per un segnale di clock principale e il tempo di andata e ritorno per i dati inviati/ricevuti in diverse interfacce di computer. La SDRAM ha risolto questo problema in modo efficace posizionando un orologio nel dispositivo slave e inviando un segnale di clock insieme ai dati recuperati, mentre altre interfacce (USB 3.0, SATA, ecc.) estraggono il segnale di clock direttamente dai dati.

Per il resto di noi, la regolazione del ritardo tra molteplici interconnessioni parallele, tracce in una coppia differenziale e con un segnale di clock assicura che i dati arrivino nel posto giusto al momento giusto. Applicare qualsiasi schema di regolazione della lunghezza richiede di lavorare con i tempi di ritardo del segnale in diversi standard di segnalazione/interfaccia, non solo una semplice lunghezza. Ecco cosa devi sapere per progettare la regolazione del ritardo e mantenere i segnali sincronizzati.

Regolazione del Ritardo vs. Regolazione della Lunghezza

Il tuning della lunghezza e il tuning del ritardo si riferiscono sostanzialmente alla stessa idea; l'obiettivo è impostare le lunghezze delle tracce di segnale in un gruppo abbinato di reti allo stesso valore di lunghezza. L'idea è garantire che tutti i segnali arrivino entro una certa discrepanza temporale limitata. Quando due tracce di segnale non sono allineate all'interno di un gruppo abbinato, il modo usuale per sincronizzare i segnali è aggiungere ritardo alla traccia di segnale più corta aggiungendo del meandering. Il meandering a trombone, a dente di sega e ad accordion sono modi tipici per aggiungere ritardo a una traccia.

Se stai applicando il tuning del ritardo tra un segnale di clock e molteplici linee di segnale, all'interno di una coppia differenziale, o tra più coppie differenziali in assenza di una linea di clock, devi conoscere le specifiche tolleranze temporali per i tuoi segnali. Con ricevitori di coppia differenziale e componenti nei canali SerDes, i fattori limitanti che determinano la discrepanza di lunghezza consentita tra ciascun segnale sono il tempo di salita del segnale e il ritardo di propagazione in un interconnessione.

Interfacce diverse che operano a diverse velocità di trasmissione dati e con differenti standard di segnalazione specificano diversi valori ammissibili di disallineamento di lunghezza o di tempistica. Questi valori di disallineamento presuppongono tipicamente che si stia lavorando su FR4, ma progetti più specializzati su substrati con una costante dielettrica diversa avranno differenti vincoli di abbinamento delle lunghezze. Quando si pianificano i canali I/O sulla propria scheda, si dovrebbero cercare questi valori di disallineamento di lunghezza consentiti per la propria scheda e convertire questo disallineamento consentito in un disallineamento di tempistica (vedere l'equazione qui sotto).

Lavorare con il Disallineamento di Tempistica

Lavorare con un disallineamento di tempistica invece che con un disallineamento di lunghezza è l'idea centrale nella regolazione del ritardo. Se si lavora con un software di progettazione PCB che considera solo un disallineamento di lunghezza, allora è necessario calcolare il corretto disallineamento di lunghezza per il proprio substrato particolare. Il disallineamento di lunghezza è uguale al disallineamento di tempistica moltiplicato per la velocità del segnale (unità di in./ps) nel proprio substrato particolare:

Equazione della velocità del segnale (unità: in./ps)

In generale, un substrato con una costante dielettrica maggiore causa una minore velocità del segnale, il che aumenta la lunghezza di disallineamento consentita tra due segnali. Allo stesso modo, se si stanno sovralimentando componenti standard, si avrà un tempo di salita più breve (maggiore velocità di salita), il che pone anche vincoli più stretti sul timing. Come approssimazione di primo ordine, se si dimezza il tempo di salita del segnale, anche il vincolo di timing consentito dovrebbe essere ridotto della metà.

Il disallineamento consentito è normalmente definito in termini di una tolleranza sul periodo di clock piuttosto che sul tempo di salita. Per un dato periodo di clock, il disallineamento di lunghezza consentito è inversamente proporzionale alla velocità del segnale. Con disallineamenti di lunghezza che vengono quotati con una costante dielettrica assunta (ad esempio, FR4), sarà necessario convertire il disallineamento di lunghezza utilizzando la velocità del segnale per il tuo materiale di substrato particolare.

Disallineamento di Fase in Coppie Differenziali

Il termine "mancanza di fase" viene talvolta utilizzato insieme a termini come accordatura della lunghezza e accordatura del ritardo, ma ha una conseguenza importante quando si lavora con coppie differenziali. In alcuni casi, con il routing di coppie differenziali, come quando una coppia deve passare attraverso vie posizionate in modo insolito, può esserci una breve regione in cui ciascuna estremità della coppia è scollegata. Questo può verificarsi in aggiunta al fatto che la lunghezza complessiva della coppia sia disallineata, e potrebbe essere necessario eseguire l'accordatura della lunghezza anche per molteplici coppie in un gruppo abbinato.

L'accordatura di fase richiede l'aggiunta di piccole quantità di rame all'estremità disallineata in modo tale che le lunghezze delle tracce nella regione scollegata siano allineate. Questo è piuttosto importante per garantire che una coppia differenziale possa sopprimere adeguatamente il rumore in modo comune; qualsiasi rumore in modo comune indotto nella porzione scollegata dovrebbe propagarsi sulla stessa distanza per assicurare che rimanga allineato in entrambe le coppie una volta che raggiunge il ricevitore.

Non sarà necessario misurare manualmente le lunghezze delle tracce quando si definiscono le tolleranze di lunghezza corrette come regole di progettazione.

Intra-Pair vs. Inter-Pair

Normalmente, quando si fa riferimento alla regolazione del ritardo o all'abbinamento delle lunghezze, ci si riferisce alle due tracce all'interno di una coppia che viene utilizzata per realizzare una connessione seriale. Tuttavia, potrebbe essere necessario applicare la regolazione del ritardo/l'abbinamento delle lunghezze tra due coppie differenziali. Un esempio proviene da DDR, dove è necessario imporre l'abbinamento delle lunghezze tra le linee differenziali dello strobo (DQS) e dell'orologio differenziale. Come esempio, per DDR3, lo skew consentito tra queste coppie differenziali è di 5 ps secondo le linee guida di Intel.

Una volta che la fase è abbinata nella regione non accoppiata, si dovrebbe verificare che il resto della coppia differenziale sia adeguatamente abbinato in lunghezza in modo che le transizioni di bordo rientrino nei limiti di skew consentiti. Tuttavia, la lunghezza dovrebbe essere coerente in tutta la coppia se originariamente era stata instradata correttamente. Quando si aggiunge una sezione di abbinamento delle lunghezze a una coppia differenziale come parte della compensazione dello skew tra coppie, la sezione di abbinamento delle lunghezze dovrebbe essere posizionata simmetricamente in tutta la coppia differenziale. Si noti che i vincoli di skew tra coppie sono tipicamente meno rigidi rispetto ai valori di skew intra-coppia al fine di fornire una sufficiente soppressione del rumore in modo comune e l'estrazione del segnale.

Ulteriori informazioni sulla Regolazione del Ritardo: Effetto Pin-Package

Una volta che il segnale raggiunge un pin/pad su un componente specifico, deve ancora viaggiare attraverso il conduttore esposto, lungo il filo di collegamento fino all'interno del pacchetto e nel die del pacchetto. Il conduttore esposto, il pad/pin e l'ingresso al circuito interno presentano una certa induttanza e capacità parassite, e il segnale viaggia a una velocità diversa mentre attraversa il filo di collegamento rispetto al viaggio su una traccia di segnale. Anche i fili di collegamento hanno geometrie leggermente diverse, il che aggiunge diversi livelli di ritardo ai segnali su pin diversi.

Tutti i produttori di dispositivi dovrebbero essere in grado di comunicarvi il ritardo pin-pacchetto, per un componente particolare. Questo è specificato o come un ritardo in picosecondi, o come una lunghezza (solitamente mm o micron). Dovreste essere in grado di recuperare questo valore di ritardo dalla documentazione IBIS 6 per il componente specifico. Questa lunghezza dovrebbe essere inclusa quando si esegue qualsiasi tipo di accordatura del ritardo/lunghezza con segnali in una coppia differenziale o per più segnali differenziali/monodirezionali sincronizzati.

Con i potenti strumenti di routing interattivo e di analisi post-layout in Altium Designer^®, avrai a disposizione un pacchetto completo basato su un motore di progettazione guidato da regole unificate, che ti permetterà di implementare la regolazione del ritardo per segnali ad alta velocità e importanti simulazioni di integrità del segnale. Avrai anche un set completo di strumenti per costruire schemi, gestire componenti e preparare i deliverable per il tuo produttore.

Ora puoi scaricare una prova gratuita di Altium Designer e scoprire di più sui migliori strumenti di layout, simulazione e pianificazione della produzione presenti nel settore. Parla oggi stesso con un esperto Altium per saperne di più.

Inizia il viaggio per passare oggi stesso ad Altium Designer.