PCB 레이아웃에서 크리스탈 발진기가 주파수를 안정적으로 유지합니다

인류 역사 대부분을 우리는 천문학적 시간 측정에 의존해 우리의 삶을 계획했습니다. 이제 우리는 일상 생활을 관리하는 데 도움이 되는 정교한 시계를 가지고 있습니다. 현대 생활이 점점 더 분주해짐에 따라, 우리는 1초의 일부까지 추적할 필요가 있습니다. 전자 pcb 레이아웃 크리스탈 발진기 가이드라인은 이것을 가능하게 하는 비밀 요소입니다.

슈미트 트리거 발진기나 555 타이머에서 나오는 출력 클록 신호는 RC 시간 상수를 사용하여 제어됩니다. 이러한 회로를 사용할 때의 문제는 저항과 디커플링 커패시터 값이 시간이 지남에 따라 일정하지 않다는 것입니다. 저항과 커패시턴스는 회로 보드의 온도와 함께 변할 수 있습니다. 구성 요소는 또한 나이가 들면서 저하될 수 있습니다. 이러한 요인들은 시간이 지남에 따라 클록의 주파수가 변동하게 합니다.

주파수 안정성과 정확성이 중요하다면, 크리스탈 발진기가 더 나은 선택입니다. 특정 모양으로 절단된 석영 크리스탈은 특정 공진 주파수에서 진동할 수 있으며, 이 주파수는 온도 변화에 대해 매우 안정적입니다. 크리스탈 발진기는 PCB에 적절히 배치하고 연결하면 kHz부터 MHz까지 안정적인 주파수를 출력할 수 있습니다.

디지털 시스템이 클록을 사용하는 경우 설계상의 도전과제가 발생합니다. 이는 기생 용량과 신호 반사와 같은 문제로 인해 신호 무결성이 저하될 수 있는 PCB에서 특히 그렇습니다. 이러한 설계 문제 중 일부는 고주파에서 더욱 심각해집니다. 다행히도, 설계에서 신호 무결성을 유지하는 데 도움이 되는 몇 가지 설계 전략이 있습니다.

전파 지연 및 클록 스큐 최소화

특히 TTL 및 CMOS 논리 장치에서 논리 회로의 스위칭은 클록 출력에서 하류로 전파 지연이 누적되게 합니다. 이는 나노초 단위의 순서로 경향이 있지만, 고주파 회로에서는 클록 펄스의 폭과 비교할 수 있습니다.

클록 스큐는 사용되는 클록에 관계없이 발생할 수 있습니다. 트레이스 길이의 변화로 인해 시간 지연이 누적되면서 클록 신호가 다양한 전기 구성 요소로 라우팅됩니다. 클록 스큐가 전파 지연과 결합될 때, 병렬 트레이스에서 클록 펄스 사이의 불일치는 상당할 수 있습니다.

클록 스큐와 전파 지연은 신호 트레이스의 길이를 조정함으로써 보상될 수 있습니다. 연속 구성 요소 간의 차동 트레이스 길이는 클록 스큐를 최소화하기 위해 동일하게 만들어야 합니다. 특정 병렬 트레이스는 다른 수의 구성 요소를 포함할 수 있으며, 각 구성 요소의 전파 지연은 회로 기판에 트레이스를 배치할 때 고려되어야 합니다.

병렬 트레이스를 일치시켜 클록 스큐 방지

그라운드 평면 배치

일부 PCB 설계자들은 전원 공급 장치와 신호 트레이스를 그라운드 평면 바로 위로 직접 연결하는 경향이 있습니다. 이는 권장되지 않는데, 잘못된 그라운드 평면 배치는 클록 회로가 안테나처럼 작동하게 할 수 있기 때문입니다. 회로가 외부 EMI에 민감해질 뿐만 아니라, 회로에서 RF 방사가 발생하여 다른 인근 회로에서 EMI를 유발할 수 있습니다.

특정 클록 주파수에 대해, 그라운드 평면의 두께는 파장의 1/2에 불과합니다. 크리스탈 발진기는 실제로 광대역 전류 소스이므로, 클록 신호와 그 반환 전류 모두 고주파 성분의 대역을 포함합니다. 이러한 전류가 그라운드 평면을 통해 흐를 수 있게 하면, 방금 중심 급전 패치 안테나를 만든 것입니다.

클록 신호 대역이 그라운드 평면의 공진 주파수 중 하나와 겹치면, 그라운드 평면에서 강한 전류가 발생할 수 있습니다. 하지만 전원 평면과 그라운드 평면을 분리하면, 고주파 전류 루프로 인한 방사가 감소됩니다. 이는 외부 EMI에 대한 민감성도 줄일 것입니다.

EMI를 줄이기 위해 그라운드 평면과 전원 평면을 분리하세요

올바른 커패시터 사용하기

크리스탈 발진기의 신호 무결성은 두 개의 커패시터를 사용함으로써 유지될 수 있습니다. 하나는 고전압 핀과 접지면 사이에 연결되어야 하고, 다른 하나는 접지 핀과 접지면 사이에 연결되어야 합니다. 선택한 특정 크리스탈에 맞는 커패시터를 맞춰야 합니다. 필요한 커패시터 용량은 같은 제조업체 내에서도 다른 발진기 모델에 따라 다릅니다.

크리스탈 발진기는 일반적으로 20에서 50 pF 사이의 부하 용량 사양을 포함할 것입니다. 이를 사용하여 크리스탈과 함께 사용할 커패시터를 결정할 수 있습니다. 각 커패시터는 부하 용량 값의 두 배여야 하며, 여기서 잡음 용량은 제외해야 합니다. 잡음 용량 값은 보통 몇 pF입니다. 보드의 클록 신호 트레이스와 다른 IC 사이의 연결을 만들 때 바이패스 커패시터를 포함하는 것을 잊지 마십시오.

클록 신호 라인에 비아 사용 피하기

비아는 트레이스 라인에서 용량성 또는 유도성 불연속으로 작용할 수 있습니다. 이는 클록 신호를 전달하는 트레이스가 비아에서 반사되어 신호 무결성 문제를 일으킬 수 있음을 의미합니다. 가능하다면 크리스탈 발진기에서 생성된 고주파 신호가 비아를 통해 라우팅되지 않도록 하는 것이 권장됩니다. 형태 요소를 유지하기 위해 비아를 사용해야 하는 경우, 트레이스와 비아는 반사를 방지하기 위해 임피던스가 일치해야 합니다.

비아와 트레이스 사이의 임피던스 매칭은 비아에서 스텁을 최소화하거나 제거함으로써 이루어질 수 있습니다. 사용되지 않는 스텁은 종단되지 않은 전송선처럼 작용하여 그 공진 주파수 주변에서 상당한 신호 열화를 일으킵니다. 스텁은 일반적으로 유용한 목적을 제공하지 않으며 백 드릴링을 통해 제거할 수 있습니다. 그러나 백 드릴링은 추가 제작 단계를 요구하며 제조 비용을 증가시킬 수 있습니다.

Altium Designer^®는 PCB 설계에서 신호 경로를 라우팅하고 분석하는 고급 기능을 제공합니다. PDN Analyzer^™ 도구를 사용하면 설계의 신호 경로를 분석하고 문제를 조기에 진단할 수 있습니다. 고속 장치를 설계하는 데 Altium Designer가 어떻게 도움이 될 수 있는지 알아보려면 오늘 Altium Designer 전문가와 상담하세요.