PCB 레이아웃에서 기생 커패시턴스를 줄이는 방법

전자 시스템에서 발생하는 노이즈는 여러 형태로 나타납니다. 외부 소스에서 수신되거나 PCB 레이아웃의 다른 영역 사이에서 전달되는 경우, 노이즈는 기생 커패시턴스와 기생 인덕턴스라는 두 가지 방법을 통해 의도치 않게 수신될 수 있습니다. 기생 인덕턴스는 크로스토크의 관점과 보드의 다른 섹션 사이에서 무작위 노이즈의 결합에서 모두 이해하고 진단하기가 비교적 간단합니다.

기생 커패시턴스는 반드시 더 다루기 어려운 것은 아니지만, PCB 레이아웃 기하학이 상호 커패시턴스에 어떤 영향을 미칠지 이해하는 것이 필요합니다. 고주파에서 작동하거나 고 dV/dt 노드가 커패시티브 노이즈 커플링을 생성할 수 있는 시스템에서는, 몇 가지 간단한 PCB 레이아웃 선택이 기생성을 줄이는 데 도움이 될 수 있습니다. 이 글에서는 기생 커패시턴스를 줄이는 방법을 일반적으로 설명하고 고주파 라우팅 및 스위칭 컨버터에서의 예시를 제공할 것입니다.

기생 커패시턴스 식별 및 감소

기생 커패시턴스에 대한 단일 공식은 없지만, 일반적인 정의는 다음과 같습니다:

• 기생 커패시턴스는 절연체로 분리된 두 전도 구조체 사이에 존재하는 의도하지 않은 커패시턴스(그리고 일반적으로 원치 않는)입니다.

가끔 이러한 의도하지 않은 정전 용량이 실제로 유익한 경우가 있으며, 이런 경우에는 "기생"이라는 용어를 사용하지 않습니다. 예를 들어, 전원-접지 평면 쌍을 보면; 이 간단한 구조는 고속 구성 요소를 지원하기 위한 큰 충전 저장소를 제공하는데, 이는 그것의 고유한 정전 용량 때문입니다. 또 다른 예는 공평면 도파관에서, 여기서는 기본적으로 기생 정전 용량을 이용하여 연결의 임피던스를 필요한 값으로 설정합니다.

PCB에서는 기생 정전 용량이 사실상 어디에서나 나타날 수 있습니다. 아래의 레이아웃을 살펴보세요; 저는 기생 정전 용량이 두드러지는 몇 군데를 지적했습니다. 이것은 상층에서 발생하는 정전 용량만을 보여주지만, 어떤 층에서든 정전 용량이 있을 수 있습니다.

PCB Layout

An integrated PCB editor along with real-time connection to multiple domains.

Explore Solutions

위의 정의가 제안하는 것처럼, 기생 정전 용량은 유전체로 분리된 어떤 도체 쌍 사이에서 발생하며, 위의 예에서 기생 정전 용량이 나타나는 여러 영역을 빠르게 식별할 수 있습니다. PCB 레이아웃에서 기생 정전 용량이 있을 때, 두 가지 방식으로 발생할 수 있습니다:

• 하나는 자체 정전 용량으로, 보통 GND와 다른 도체 사이에 높은 원치 않는 정전 용량으로 나타납니다.
• 상호 정전 용량은 각각 제3의 전도 구조에 참조된 두 전도 구조 사이에 존재하는 정전 용량의 한 형태로, 이는 두 트레이스 사이의 전기적 결합을 일으키는 원인이 됩니다.

높은 기생 정전 용량이 왜 중요한가요? 두 전기적으로 결합된 도체 사이에 전위가 변할 때마다 각 도체에 일부 변위 전류가 흐르게 되기 때문입니다. 이는 설계자들이 알아야 할 한 형태의 크로스토크입니다. 일반적으로 스위칭 신호가 피해 트레이스에 자신의 신호를 유도할 때 이를 크로스토크라고 하지만, 기생 정전 용량이 있을 때는 같은 메커니즘이 다른 구조에도 노이즈를 유발할 수 있습니다.

완전히 제거할 수는 없지만, 줄이려고 시도하는 것이 유익한 경우도 있습니다. 기생 정전 용량을 줄이는 몇 가지 전략을 보려면 몇 가지 예를 살펴보는 것이 도움이 됩니다.

예시: 스위칭 레귤레이터의 높은 dV/dt 노드

아래의 조절기 예시 부분은 강한 dV/dt 노드가 어디에 위치하는지, 그리고 왜 이 레이아웃이 시스템의 근처 부분보다 피드백 루프로 더 많은 결합을 가지게 될지를 보여줍니다. 스위칭 조절기에서, dV/dt 노드는 스위칭 단계의 출력에서 나타나지만 정류/필터링 단계 이전에 나타납니다. 아래 예시에서, SW_OUT 노드는 PWM 신호에 의해 구동되는 높은 dV/dt 노드입니다.

이 노드는 근처의 접지 영역에 일부 기생 커패시턴스를 가지고 있습니다. 만약 근처에 다른 구성 요소나 회로가 있다면, 이러한 회로로의 기생 커패시턴스는 그 회로에서 스위칭 노이즈가 나타나게 할 것입니다. 근처의 접지는 어느 정도 도움이 되지만, 실제로 노이즈 결합을 방지하는 것은 SW_OUT에서 조절기 칩으로 되돌아가는 커패시터가 연결되어 있습니다. 이 큰 커패시터는 스위칭 단계의 고측으로 높은 dV/dt 스위칭 노이즈를 낮은 임피던스 경로를 제공하여, 효과적으로 스위칭 단계 출력을 GND로부터 분리합니다.

High-Speed PCB Design

Simple solutions to high-speed design challenges.

Learn More

다른 전략 중 하나는 SW_OUT과 인접한 트레이스나 회로 사이의 기생 커패시턴스를 줄이는 것은 바로 다음 레이어의 GND 평면을 활용하는 것입니다. GND 평면을 고 dV/dt 노드에 더 가깝게 배치하면 전기장이 GND에 더 강하게 결합되어 PCB 레이아웃의 다른 노드와의 결합보다 상호 커패시턴스를 줄일 수 있습니다. 즉, 이 보드에서 L1과 L2 사이의 유전체가 더 얇기를 원한다는 것입니다.

예시: 두 트레이스 사이의 상호 커패시턴스

용량성 크로스토크는 트레이스 사이의 두 가지 결합 유형(다른 하나는 유도성) 중 하나로, 한 트레이스의 신호가 다른 트레이스에 노이즈를 생성할 수 있습니다. 점점 더 높은 주파수에서, 이는 상호 커패시턴스에 의해 지배됩니다. PCB 레이아웃에서 최선의 관행으로 GND 영역 위를 라우팅했다고 가정할 때, 이러한 유형의 기생 커패시턴스를 줄이는 두 가지 옵션이 있습니다:

• 트레이스를 좁게 만들면서 트레이스에 더 가까운 접지를 가져오기
• 트레이스 간의 간격을 늘리기

크로스토크를 줄이는 것과 관련된 거의 모든 권장 사항에서는 옵션 #2를 추천하지만, 실제로 옵션 #1도 마찬가지로 효과적입니다. 이는 GND 평면에서 이미지 전하/전류를 트레이스에 더 가깝게 가져오기 때문입니다. 하지만 단락된 가드 트레이스와 같은 시도는 하지 말아야 합니다. 이는 GND에 원치 않는 기생 커패시턴스를 생성하고, 특정 구성에서는 실제로 크로스토크를 증가시킬 수 있습니다.

요약

자기 커패시턴스 형태의 기생 커패시턴스의 경우, 도체를 분리하거나 도체를 더 작게 만들어야 합니다. 상호 커패시턴스 형태의 기생 커패시턴스의 경우, 상호 커패시턴스보다 자체 커패시턴스를 증가시켜 커플링을 줄여야 합니다. 위의 예에서 우리는 상호 커패시턴스 트레이스에 접지 평면을 더 가깝게 가져오는 것만으로도 PCB 레이아웃의 다른 도체를 변경하지 않고도 그들의 상호 커패시턴스를 크게 줄일 수 있음을 보았습니다.

dV/dt가 레이아웃 주변에서 소음이 많은 전류를 유발할 수 있는 중요한 넷을 식별하면, Altium Designer^®의 CAD 도구를 사용하여 보드에 정밀한 변경을 적용할 수 있습니다. 귀하와 귀하의 팀은 Altium 365™ 플랫폼을 통해 고급 전자 설계 작업에 효율적으로 협업하며 생산적으로 유지할 수 있습니다. 고급 전자 제품을 설계하고 생산하는 데 필요한 모든 것이 하나의 소프트웨어 패키지에 포함되어 있습니다.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Altium Designer와 Altium 365로 할 수 있는 일의 표면만 긁어본 것입니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.