Pi.MX8 프로젝트 - 보드 레이아웃 파트 3

Pi.MX8 오픈 소스 컴퓨터 모듈 프로젝트의 새로운 회차에 오신 것을 환영합니다! 이 시리즈에서는 NXP의 i.MX8M 플러스 프로세서를 기반으로 한 시스템 온 모듈의 설계 및 테스트에 대해 자세히 살펴봅니다.

이전 업데이트에서, 우리는 레이아웃 준비를 완료했습니다. 이에는 임피던스 프로파일 생성, 보드 제조업체 사양에 따른 설계 규칙 추가 및 특별한 설계 규칙이 적용되어야 하는 영역 정의가 포함되었습니다. 또한 LPDDR4 인터페이스의 라우팅을 완료했지만 (현재로서는) 길이 조정 없이 마쳤습니다.

DRAM 인터페이스의 길이 조정을 시작하기 전에, Pi.MX8 모듈의 나머지 인터페이스 라우팅을 살펴볼 것입니다. 보드에는 고속 및 저속 버스가 꽤 많으며, 이 중 일부는 많은 라우팅 공간을 차지하는 넓은 병렬 버스입니다. 각 인터페이스에 충분한 공간을 할당하기 위해, 우리는 모듈의 각 라우팅 레이어에 대한 대략적인 플로어 플랜을 먼저 생성할 것입니다.

라우팅 계획

라우팅 계획은 사용 가능한 신호 레이어에 걸쳐 모든 고속 및 저속 인터페이스를 어떻게 분배할지 결정하는 데 도움이 됩니다. 사전에 대략적인 가이드를 설정함으로써, 현재 작업 중인 레이어에 충분한 라우팅 공간이 있는지 확인할 수 있습니다. 이는 레이어 전환을 최소화하고 라우팅 과정에서 수행해야 할 재작업의 양을 줄이는 데도 도움이 됩니다.

레이아웃 계획을 설정하는 방법은 주로 사용 가능한 도구에 따라 다릅니다. 우리에게는 기존 이미지 위에 스케치할 수 있는 기본적인 그리기 도구만 필요합니다. 이 예에서는 Inkscape를 사용할 것입니다.

Inkscape에서는 구성 요소 배치와 라우팅되지 않은 인터페이스를 색상 있는 에어와이어 형태로 보여주는 배경 이미지를 추가할 수 있습니다. 이 스크린샷에서는 신호 레이어에 라우팅될 넷에만 초점을 맞출 것이므로 전원 넷은 숨겨져 있음에 유의하세요. 스키매틱에서는 각 전원 넷에 넷 클래스 지시어를 배치하여, 레이아웃 편집기에서 관련 넷 클래스를 활성화하거나 숨김으로써 평면 레이어에 라우팅되는 넷을 쉽게 식별할 수 있게 했습니다.

실제 라우팅을 위해, 우리는 Inkscape에서 원하는 인터페이스를 나타내기 위해 선을 추가하기만 하면 됩니다. 이 선의 너비를 조정하여 인터페이스에서 라우팅될 신호의 수를 나타낼 수 있습니다. 선의 색상은 배경 이미지에서 선택하여 어떤 인터페이스가 표현되고 있는지 쉽게 식별할 수 있도록 할 수 있습니다.

레이어 전환도 모든 레이어에 할당된 공간이 필요하기 때문에, 각 선의 끝에 레이어 전환을 상세히 나타내는 블록을 추가할 수 있습니다.

Inkscape에서 Altium Designer 스크린샷을 배경 이미지로 사용하여 레이아웃 계획하기

위의 과정을 모든 라우팅 레이어에 대해 반복한 후, 실제 라우팅 과정을 시작할 수 있습니다.

상단 레이어 라우팅

라우팅 전략이 마련되었으니, 상단 레이어의 인터페이스 라우팅부터 시작해 보겠습니다. 상단 레이어의 구성 요소에 대한 팬아웃 라우팅을 이미 완료했기 때문에, 남은 공간을 모두 신호 라우팅에 사용할 수 있습니다. 남은 공간이 많지는 않지만, 내부 신호 레이어의 라우팅을 용이하게 하기 위해 나중에 내부 레이어의 라우팅을 방해하지 않는 지역에 전략적으로 VIA를 배치함으로써 여전히 활용할 수 있습니다. 이는 사전에 레이아웃을 계획하는 것의 또 다른 이점으로, 그렇지 않으면 이 단계에서 이러한 지역이 정의되지 않았을 것입니다.

상단 레이어의 PiMX8 모듈 라우팅

상단 레이어에 트레이스를 배치할 때, 피델리티 또는 상단 레이어에 라벨과 같은 기능을 추가하기 위한 공간이 필요하다는 점도 고려해야 합니다. 레이저 에칭된 데이터 매트릭스 코드는 균일한 대비를 제공하기 위해 고체 구리 영역이나 트레이스가 없는 영역을 필요로 할 수 있으므로, 이러한 영역은 라우팅에 사용할 수 없습니다.

내부 신호 레이어 라우팅

대부분의 연결은 우리가 레이어 스택 관리자에서 정의한 두 개의 내부 신호 레이어에 배치될 것입니다. 고속 동기 인터페이스를 모두 라우팅하기 시작합시다. 우리의 경우, 이것은 MIPI-CSI, MIPI-DSI 및 LVDS 인터페이스일 수 있습니다. 이러한 인터페이스는 모두 저전압 차동 신호를 사용하며 전용 클록 라인과 최소 두 개의 데이터 라인을 운반합니다. 각 데이터 라인의 길이를 특정 타이밍 여유분 내에서 클록 라인과 일치시켜야 하기 때문에 많은 라우팅 공간이 필요합니다. 여러 차동 쌍의 길이를 일치시키는 것은 인터페이스 내의 하나 이상의 쌍이 상당한 지연을 도입할 가능성이 매우 높기 때문에 많은 공간이 필요할 수 있습니다. 이러한 인터페이스를 먼저 라우팅함으로써 나중에 길이 조정을 위한 충분한 공간이 확보될 수 있도록 할 수 있습니다.

이 고속 차동 쌍의 레이어 전환 부근에 반환 경로 VIAs를 배치하는 것도 신호 무결성을 보장하기 위해 중요합니다. 반환 경로 VIAs는 여러 레이어에 걸쳐 공간을 차지할 수 있으므로, 신호 전환을 배치하는 즉시 이 VIAs를 배치해야 합니다.

다음으로, PCIe, USB, HDMI, Ethernet과 같은 다른 고속 인터페이스를 라우팅할 수 있습니다. 이러한 인터페이스는 쌍 사이의 길이 매칭에 대한 요구 사항이 덜 엄격하므로 길이 매칭에 많은 공간을 할애할 필요가 없습니다. 하지만 이 신호들에 대한 견고한 반환 경로 관리와 기본적인 고속 설계 접근 방식은 여전히 매우 중요하며, 라우팅 우선 순위 목록에서 이들을 두 번째로 배치합니다.

마지막으로, SDIO, GPIO, RGMII 및 UART나 I2C, SPI와 같은 기타 잡다한 버스와 같은 낮은 속도의 인터페이스를 라우팅할 수 있습니다. 이 인터페이스들은 여전히 높은 에지 속도로 작동하기 때문에, 우리는 여전히 이들을 고속 신호로 취급해야 합니다.

내부 신호 레이어 1 라우팅

내부 신호 레이어 2 라우팅

하단 레이어 라우팅

PiMX8 보드의 경우, 사용 가능한 공간 측면에서 하단 레이어를 내부 라우팅 레이어로 취급할 수 있습니다. 대부분의 활성 구성 요소는 모듈의 상단 레이어에 배치되어 있으멀로, 하단 레이어에는 전압 조절기와 디커플링 캐패시터, 구성 저항기와 같은 소수의 수동 구성 요소만 남아 있습니다.

하단 레이어의 라우팅 우선순위는 내부 레이어와 동일하므로, MIPI-CSI, MIPI-DSI 및 LVDS 인터페이스부터 시작하겠습니다. PiMX8 모듈에서는 고속 멀티플렉서가 DSI와 LVDS 포트 사이를 선택할 수 있습니다. 이 구성 요소는 보드 간 커넥터에 가깝게 하단 레이어에 배치됩니다. 멀티플렉서의 핀 배치 때문에, 멀티플렉서에 연결된 신호 라인 중 하나에 상당한 지연이 발생합니다. 길이 매칭 과정에서 이 부분을 더 자세히 살펴봐야 하겠지만, 더 큰 지연을 허용하기 위해 하단 레이어에 일부 공간을 예약해야 합니다.

인터페이스에서 긴 라인 하나를 가진 멀티플렉서 핀 배치

PiMX8 모듈의 하단 레이어 라우팅

PiMX8 모듈에서는 지연 조정 중 특별한 주의가 필요한 몇 가지 시나리오가 있습니다. 이러한 도전을 극복하기 위해 X-신호를 광범위하게 사용할 것입니다. 이러한 도전이 정확히 무엇이며, 여러 인터페이스에 공유되는 구성 요소에 대해 정밀한 지연 조정을 제공하기 위해 X-신호를 어떻게 구현할 수 있는지는 다음 업데이트의 일부가 될 것입니다. 계속 주목해 주세요!