NPU 전원 공급: 온칩, 외부 PMIC, 또는 하이브리드?

항상 켜져 있는 센서 노드에 이제 신경망 가속기가 들어갔고, 첫 번째 프로토타입은 추론 도중 브라운아웃이 발생합니다. 배터리에는 아직 전하가 남아 있었지만, 전원 레일이 추론 버스트를 버티지 못한 것입니다. Your MCU Got Smarter – Your Supply Chain Got Harder에서 다뤘듯이, 최신 NPU 탑재 MCU 중 일부는 이제 1~2달러 수준에 불과하며, 그 결과 비교적 일정한 제어 워크로드를 기준으로 설계되었을 수 있는 제품에 밀리초 단위의 급격한 추론 버스트가 들어오고 있습니다. 

빠듯한 전력 예산 안에서의 신경망 가속기는 컴퓨팅 문제이기 전에 전원 문제입니다. 선택지는 기본적으로 세 가지입니다. MCU의 온칩 레귤레이터를 쓰거나, 코어 레일을 외부 전력 관리 IC(PMIC)로 옮기거나, 내부 전원과 외부 전원을 결합한 하이브리드 아키텍처를 쓰는 것입니다. 각각은 부품 수, 보드 면적, 효율, 레일 제어, 성능 여유 측면에서 서로 다른 트레이드오프를 가집니다.

핵심 요점

• 추론은 작업을 저전압 코어 레일, 종종 1V 이하인 전원 레일에서 밀리초 단위의 버스트로 집중시킵니다. 추론당 에너지는 AI가 전체 에너지 예산에 무엇을 더하는지를 결정하고, 과도 응답과 소스 임피던스는 레일이 버티는지를 결정합니다. 
• 측정된 NPU 대 CPU 결과에 따르면, 가속기에 효율적으로 매핑되는 워크로드에서는 에너지가 8.9배에서 143배까지 개선됩니다. 하지만 작은 모델은 NPU 활용도가 너무 낮으면 그 이점을 잃을 수 있습니다. 
• 온칩 레귤레이션은 보드 면적과 BOM 비용 최적화가 중요한 서브와트 설계의 출발점입니다. 단, 내부 레귤레이터가 필요한 전류, 레일 안정성, 클록 목표를 지원할 수 있어야 합니다. 
• 외부 PMIC는 변환 효율, 전류 용량, 레일 제어 또는 시퀀싱이 필요한 멀티 도메인 설계나 성능 민감형 설계에 적합합니다. 충전식 시스템에서는 배터리 충전과 잔량 계측 기능까지 통합할 수 있습니다.
• 하이브리드 전원 방식은 한두 개 레일에는 외부 레귤레이션의 효율 또는 성능 여유가 필요하지만, 나머지 레일은 완전 외부 PMIC 아키텍처의 보드 면적과 비용을 정당화하지 못할 때 적합합니다.
• 코인셀처럼 임피던스가 높은 전원은 추론 버스트를 브라운아웃으로 바꿔놓을 수 있습니다. 로컬 에너지 저장 용량은 피크 전류만이 아니라 버스트 전하 요구량, 배터리 저항, 허용 가능한 전압 강하를 기준으로 산정해야 합니다.

추론 버스트는 전원 레일을 시험한다

항상 켜져 있는 장치는 보통 저전력 센싱 경로만 활성 상태로 유지하고, 메인 컴퓨트 도메인은 트리거를 기다립니다. 트리거가 발생하면 추론은 버스트 형태로 실행됩니다. 칩 제조사 Alif의 키워드 스포팅 추론 사이클에 대한 이벤트 수준 분석은 워크로드를 웨이크 스파이크, mel-frequency cepstral coefficient(MFCC) 처리 버스트, NPU 버스트, 그리고 그 뒤를 따르는 테일 전류로 구분합니다. Alif는 이 워크로드를 NPU에서 추론당 6.8ms, 0.17mJ로 측정했으며, CPU만 사용할 경우는 137ms, 2.62mJ였습니다.

2025년의 Alif 실리콘을 외부 계측 장비로 측정한 독립 프리프린트에서는 NPU 오프로딩의 이점을 얻는 네 가지 모델에서 추론당 에너지가 8.9배에서 143배까지 개선되는 것으로 나타났습니다. 

키워드 스포팅 예제에서는 NPU 실행 중 평균 전력이 다소 더 높았지만, 실행 시간이 훨씬 짧아 이를 충분히 상쇄했습니다. 

아주 작은 MNIST 손글씨 숫자 분류 모델에서는 NPU 활용도가 5.1%에 불과했고, 오케스트레이션 오버헤드가 계산 절감 효과를 넘어섰기 때문에 CPU 경로보다 더 많은 에너지를 소비했습니다. 작은 모델에서는 CPU가 더 효율적일 수 있으며, NPU에 독립적인 전원 제어가 있는 경우 펌웨어는 워크로드가 가속을 정당화할 때까지 NPU를 꺼둘 수 있습니다.

워크로드별 측정된 NPU 에너지 결과

NPU 효율은 워크로드 적합도와 가속기 활용도에 크게 의존합니다.

이것이 전원 레일에서 무엇을 의미하는지 보려면 ST의 STM32N6를 보겠습니다. 이 제품은 노멀 모드에서 코어를 0.81V로 구동하며, ST의 측정값에 따르면 추론 중 VDDCORE 도메인만 해도 124~191mW를 소비합니다. ST는 이 레일을 위한 전용 전력 측정 패키지도 제공합니다.

공개된 MCU-NPU 전력 데이터에는 오실로스코프 수준의 전류 슬루율이나 레일 전압 강하 파형이 포함되는 경우가 드뭅니다. 빠른 부하 스텝이 문제라는 점은 잘 알려져 있지만, 실제로 레귤레이터와 디커플링이 감당해야 할 과도 현상은 워크로드, 보드, 컨버터, 전원 소스에 따라 달라집니다. 실제 하드웨어에서 추론 동작 중 VDDCORE를 측정해야 합니다.

부하의 형태를 파악하고 나면, 다음 질문은 전력 변환이 어디에서 이뤄지느냐입니다. 칩 내부인지, 외부 PMIC인지, 아니면 둘 사이에 분산되는지입니다.

1. MCU의 온칩 레귤레이터 사용

MCU 벤더들은 수년간 전력 경로의 더 많은 부분을 칩 안으로 집어넣어 왔고, NPU 세대도 그 흐름을 이어가고 있습니다. ST의 STM32U5와 STM32N6 제품군은 코어 전원을 위한 내부 스위칭 레귤레이션을 제공하며, 외부에는 소수의 인덕티브 부품과 디커플링 부품만 필요합니다. Infineon의 PSOC Edge는 칩을 고성능 도메인과 저전력 도메인으로 나눕니다. 

2027년을 내다보면, Ambiq는 자사의 차기 Atomiq110이 12nm 공정으로 구현된 SPOT(Subthreshold Power Optimized Technology) 플랫폼을 사용하고, 약 300mV 부근에서 동작하는 초저전력 모드를 지원할 것이라고 밝히고 있습니다. 

NXP의 i.MX RT700은 이 트레이드오프를 특히 분명하게 보여주는데, 평가 키트(EVK)를 통해 설계자가 동일한 프로세서를 네 가지 전원 아키텍처에서 평가할 수 있게 해주기 때문입니다: 완전 외부 PMIC, 완전 온칩 설계, 두 방식을 결합한 하이브리드, 그리고 PMIC가 없는 디스크리트 구성입니다. 외부 레일을 1.1V 이상으로 공급하면 메인 코어는 325MHz, 센스 코어는 250MHz까지 도달합니다. 내부 저전압 강하 레귤레이터(LDO)를 사용하면 이 한계는 각각 250MHz와 205MHz로 낮아집니다. EVK의 기본 구성은 외부 PMIC 설정입니다. 따라서 레일 수는 make-or-buy 결정의 일부일 뿐이며, 외부 전원은 측정 가능한 클록 여유를 제공하고 변환 효율도 개선할 수 있습니다.

온칩 레귤레이션은 전류 및 열적 여유, SoC 공정 자체에서의 변환 효율, 제어 가능한 레일 수에 의해 제약을 받습니다. 그럼에도 내부 경로는 외부 부품과 보드 면적을 최소화하며, 많은 서브와트 설계에서 더 적합한 선택입니다. 단, 온칩 레귤레이터가 필요한 전류, 레일 안정성, 클록 목표를 지원할 수 있어야 합니다.

2. 외부 PMIC 추가

엔드포인트 설계에서는 외부 PMIC가 변환 효율을 높이고, MCU가 내부적으로 제공하지 않는 레일 제어, 전류 용량, 시퀀싱 등의 기능을 더할 수 있습니다. 충전식 시스템에서는 배터리 충전과 잔량 계측까지 통합할 수 있습니다. 

Nordic의 nPM1300은 작은 패키지에 얼마나 많은 전력 관리 기능이 들어갈 수 있는지를 보여줍니다. 이 칩은 200mA 벅 레귤레이터 2개, 설정 가능한 LDO/로드 스위치 2개, 배터리 충전, 연료 게이지 지원을 약 3 x 2.4mm 크기의 패키지에 통합합니다. I2C로 설정되며, 외부 수동소자는 최소 5개만으로도 동작할 수 있습니다.

전용 전력 다이는 MCU의 로직 공정 위에 구현된 회로보다 더 높은 효율로 레귤레이션할 수 있습니다. 다만 그 이득은 추가되는 보드 면적, 부품 수, 비용을 정당화해야 합니다.

3. 하이브리드 전원 사용

하이브리드 아키텍처는 일부 전력 변환은 MCU 내부에 남기고, 외부 레귤레이션의 이점을 가장 크게 받는 레일만 칩 밖으로 옮깁니다. NXP의 i.MX RT700 EVK는 좋은 예를 제공합니다. 온칩 DC-DC 컨버터가 VDDN을 생성하고, 외부 레귤레이터가 VDD1과 VDD2를 공급합니다. 하이브리드 구성은 한두 개 레일에 외부 레귤레이션의 효율 또는 성능 여유가 필요하지만, 나머지 레일은 완전 외부 PMIC 아키텍처의 보드 면적과 비용을 정당화하지 못할 때 적합합니다. 

외부 레일의 비용

가장 깔끔한 BOM 비교는 동일한 프로세서를 서로 다른 전원 구성으로 놓고 보는 것이며, NXP의 i.MX RT700이 바로 그런 사례를 제공합니다. 외부 경로는 더 큰 클록 여유와 잠재적으로 더 높은 변환 효율을 얻는 대신, BOM에 PCA9422와 그 수동소자를 추가합니다. 온칩 경로는 그 항목들을 제거하지만 일부 성능 여유를 포기해야 합니다. 올해는 리스트 가격과 현물 가격 사이의 차이가 크게 벌어진 경우도 있었으므로, 예상 구매 수량 기준으로 두 전원 스택을 모두 Octopart에서 가격 비교해 보십시오.

MCU 선정에서 세컨드 소스와 인증 측면에 대해서는 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

를 참고하십시오.

배터리가 병목이 될 때

코인셀의 내부 저항은 방전이 진행됨에 따라 몇 옴에서 수십 옴까지 증가할 수 있으므로, 셀에서 직접 끌어오는 추론 버스트는 컨버터 입력 전압을 필요한 동작 전압 아래로 떨어뜨릴 수 있습니다. 이때 저장용 커패시터나 소형 슈퍼커패시터가 버스트를 로컬에서 공급할 수 있습니다. 용량은 피크 전류만이 아니라 버스트의 전하 요구량, 배터리 내부 저항, 허용 가능한 전압 강하를 기준으로 산정해야 합니다. 

TI의 오랜 기간 알려진 white paper SWRA349에서는 계산 과정을 단계별로 설명합니다. 소스 임피던스가 가장 높아지는 배터리의 최악 조건인 충전 상태와 동작 온도에서 저장소 커패시터를 검증하십시오. 설계 여유가 작은 경우에는 이 단일 부품이 제품 출하 가능 여부를 좌우할 수 있습니다.

먼저 전력 등급으로 선택한 다음, 벤치에서 검증하십시오

전력 아키텍처를 선택할 때는 먼저 전력 등급부터 고려해야 합니다. 보드 면적과 BOM 비용을 최소화하도록 최적화된 1와트 미만 설계는 일반적으로 온칩 레귤레이터에서 시작합니다. 여러 전력 도메인을 사용하거나 성능 민감도가 높은 SoC는 효율 향상, 시퀀싱, 전원 레일 제어 또는 클록 헤드룸 개선을 통해 외부 PMIC 또는 하이브리드 전원 공급 방식을 정당화할 가능성이 더 높습니다. 코인 셀과 같은 고임피던스 소스는 레귤레이터 아키텍처와 관계없이 버스트 버퍼링이 필요합니다. 

어떤 아키텍처를 선택하든, 두 가지 측정값이 의사결정을 이끌어야 합니다. 추론당 에너지는 가속 기능이 에너지 예산을 개선하는지 보여줍니다. 최악 조건의 전원 레일 과도 응답은 레귤레이터, 소스, 디커플링이 워크로드를 지원할 수 있는지 보여줍니다. 최종 결정을 내리기 전에 반드시 자체 하드웨어에서 두 가지를 모두 측정하십시오.