Dekodowanie interfejsu niezależnego od nośnika (MII) w łączach Ethernetowych

Zachariah Peterson
|  Utworzono: styczeń 21, 2021  |  Zaktualizowano: luty 26, 2021
interfejs niezależny od nośnika dla łączy Ethernet

=

Wśród wszystkich standardów szybkiego routingu, Ethernet przychodzi z alfabetyczną zupą różnych protokołów, które mogą zmylić projektanta systemów, który może nie być zaznajomiony z Ethernetem. Ważne metryki integralności sygnału w projektowaniu kanału są dość jasne, ale inne aspekty tych protokołów nie wydają się być potrzebne, dopóki nie zaprojektujesz swojego pierwszego przełącznika.

Większość projektantów (i poradników dotyczących układania/routingu Ethernetu) skupia się na interfejsie niezależnym od medium (MII) lub zredukowanym interfejsie niezależnym od medium (RMII), ponieważ są one używane do routingu 100 Mbps między warstwami MAC i PHY w systemie. Jest to wystarczające dla większości systemów pracujących na Ethernet 10/100 na niewielkiej liczbie portów, ale gdy przejdziesz na Ethernet gigabitowy i szybszy, zaczniesz widzieć inną grupę akronimów, szczególnie gdy zaczniesz patrzeć na transceivery PHY, przełączniki, konwertery mediów, kontrolery i inne komponenty.

Różne typy interfejsów używane w systemach Ethernet są bardzo przydatne, jeśli próbujesz na przykład zminiaturyzować swój BOM w systemie z dużą liczbą portów. Więc jak podejść do różnych wersji MII dla twojego systemu? Mam nadzieję, że krótkie podsumowanie różnych protokołów poniżej może pomóc Ci zapoznać się z projektowaniem na poziomie systemowym dla systemów sieciowych opierających się na Ethernet.

Warianty interfejsu niezależnego od medium

Standardowa specyfikacja MII jest podstawą dla innych protokołów wariantów MII działających z prędkością 100 Mbps i szybszą. Można znaleźć kilka ogólnych wytycznych w innym artykule Altium oraz w jednym z moich ostatnich artykułów w Signal Integrity Journal, ale krótko podsumuję podstawowe informacje na temat MII i jego wariantów specyfikacji.

MII zostało pierwotnie zaprojektowane do łączenia bloku MAC układu scalonego z transceiverem PHY dla 100 Mbps (25 MHz zegar w 4-bitowych ścieżkach danych Rx/Tx). Specyfikacja MII jest zdefiniowana przez grupę roboczą IEEE 802.3 Ethernet (konkretnie, w ramach standardu 802.3u) i jest przeznaczona do połączenia z różnymi medium (np. miedź lub włókno). Celem tej specyfikacji jest umożliwienie pojedynczemu protokołowi sieciowemu interfejsu z różnorodnymi medium przy użyciu jednego MAC i zewnętrznego PHY. Ta centralna idea jest fundamentem dla wszystkich innych wariantów MII.

Oprócz specyfikacji, które wymieniłem tutaj, istnieją pewne wspólne cechy tych interfejsów:

  • Sygnały różnicowe: Wszystkie sygnały są różnicowe, aby zapewnić odrzucenie szumów wspólnych.
  • Zegarowanie: Standardy MII w Ethernet używają wbudowanego zegara z różnymi kodowaniami.
  • Skew: O ile nie używasz jednej z wariantów szeregowych, twoje dane są przesyłane równolegle i powinny być dopasowane długościowo w całej klasie sieci. Ponieważ mamy do czynienia z parami różnicowymi, również one powinny być dopasowane długościowo.
  • Impedancja kontrolowana: Te linie muszą mieć kontrolowaną impedancję, ale uważaj na różne zalecenia. Standard IEEE dla trasowania MII określa 68 Ohm dla pojedynczego zakończenia/100 Ohm dla impedancji różnicowej, podczas gdy niektórzy producenci układów scalonych mogą rekomendować 50 Ohm dla pojedynczego zakończenia + ~30 Ohm dla zakończenia szeregowego.

To mniej więcej koniec podobieństw między wariantami MII w projektowaniu łączy Ethernet. Warianty różnią się liczbą sygnałów, całkowitą przepustowością danych, częstotliwością zegara, szerokością magistrali i rozmiarem porcji danych. Mogą również pracować na różnych poziomach logiki; upewnij się, że obserwujesz to przy wyborze komponentów, aby zapewnić kompatybilność. Aktualny zestaw wariantów i ich specyfikacje są pokazane w poniższej tabeli:
 

Nazwa

Maks. częstotliwość zegara/przepustowość danych

Bity na cykl zegara/liczba sygnałów

MII

25 MHz/100 Mbps

4 bity/18 sygnałów

Gigabit MII (RMII)

125 MHz/1 Gbps

8 bitów/18 sygnałów

Zredukowany MII (RMII)

50 MHz/100 Mbps

2 bity/9 sygnałów

Zredukowany gigabit MII (RGMII)

125 MHz/1 Gbps

8 bitów/9 sygnałów

Seryjny gigabit MII (SGMII)

625 MHz/1 Gbps

2 bity (DDR, kodowanie 8b/10b)/4 sygnały

Wysoki seryjny gigabit MII (HSGMII)

1562,5 MHz/2,5 Gbps

2 bity (DDR, kodowanie 8b/10b)/4 sygnały

Nawet przy 100 Mbps w tych specyfikacjach, Ethernet może być dość wyrozumiały poza płytą, pod warunkiem, że trasowanie MII i trasowanie wyjścia PHY są odpowiednio wykonane na płycie. Częstotliwości zegara są tutaj dość niskie dla typowych komponentów cyfrowych (z wyjątkiem HSGMII), ale czas narastania może być dobrze poniżej 1 ns dla protokołów o wyższej prędkości transmisji danych. Zwróć na to uwagę, jeśli testujesz prototyp; upewnij się, że użyłeś sondy o wysokim stosunku tłumienia (10x) i zapewnij swojemu oscyloskopowi wystarczającą przepustowość, aby zbadać zachowanie sygnału.

Wybierz odpowiednie komponenty

Jeśli próbujesz zminiaturyzować swój system, wykorzystaj integrację w liniach produktów producentów układów scalonych. Pozwala to zmniejszyć ilość trasowania MAC-do-PHY na płytce, redukuje liczbę komponentów i ułatwia trasowanie. Jeśli uda Ci się dostatecznie obniżyć liczbę komponentów, możesz nawet usunąć kilka warstw z Twojej płytki. Wszystko to pomoże Ci osiągnąć niższe koszty BOM i prostszą architekturę systemu, nawet jeśli pracujesz przy 10G lub z wykorzystaniem światłowodów.

Na przykład, niektóre układy scalone przełączników o wysokiej liczbie portów zawierają zintegrowany interfejs PHY dla wariantów gigabit MII. Dla przełącznika o wysokiej liczbie portów, możesz potrzebować użyć zewnętrznego układu scalonego transceivera PHY do obsługi może połowy Twoich portów, ale może to zmniejszyć Twoje trasowanie o 50% lub więcej. Jeśli następnie możesz użyć SGMII do trasowania do zewnętrznego interfejsu PHY, znacząco zmniejszyłeś liczbę sygnałów w porównaniu do prostego używania GMII, aby uzyskać wysoką przepustowość danych do dużej liczby portów. To jest typ podejścia, które zobaczysz w niektórych projektach referencyjnych, szczególnie dla przełączników L2, które wymagają wysokiej liczby portów.

Media independent interface MII in Ethernet links
Istnieją układy scalone przełączników, które integrują wieloportową warstwę PHY, aby ułatwić zarządzanie tego typu projektami przełączników Ethernet z 49 portami.

Jeśli chcesz dowiedzieć się więcej na temat gigabitowego Ethernetu, zapoznaj się z ultra-dokładną analizą tematu autorstwa Marka Harrisa. Świetnie radzi sobie z przyjrzeniem się ogólnemu projektowi systemu (w tym wyjściu PHY i projektowaniu oraz trasowaniu magnetyków), co powinno dać każdemu dobrą wprowadzenie w temat GMII/SGMII oraz szybszego układania i trasowania Ethernetu gigabitowego.

Jeśli projektujesz produkty IoT, sprzęt sieciowy lub systemy wbudowane i musisz trasować połączenia interfejsu niezależnego od medium, użyj kompletnego zestawu narzędzi do projektowania i układania PCB w Altium Designer® dla swojego kolejnego projektu. Ulepszony edytor zasad projektowania ułatwia kodowanie wymagań specyfikacji MII jako zasad projektowania, a dostęp do szeregu innych narzędzi projektowych.

Gdy zakończysz projektowanie i będziesz chciał podzielić się swoim projektem, platforma Altium 365™ ułatwia współpracę z innymi projektantami. To tylko wierzchołek góry lodowej możliwości, jakie daje Altium Designer na Altium 365. Możesz sprawdzić stronę produktu dla bardziej szczegółowego opisu funkcji lub jednego z Webinarów na Żądanie.

About Author

About Author

Zachariah Peterson ma bogate doświadczenie techniczne w środowisku akademickim i przemysłowym. Obecnie prowadzi badania, projekty oraz usługi marketingowe dla firm z branży elektronicznej. Przed rozpoczęciem pracy w przemyśle PCB wykładał na Portland State University i prowadził badania nad teorią laserów losowych, materiałami i stabilnością. Jego doświadczenie w badaniach naukowych obejmuje tematy związane z laserami nanocząsteczkowymi, elektroniczne i optoelektroniczne urządzenia półprzewodnikowe, czujniki środowiskowe i stochastykę. Jego prace zostały opublikowane w kilkunastu recenzowanych czasopismach i materiałach konferencyjnych. Napisał ponad 2000 artykułów technicznych na temat projektowania PCB dla wielu firm. Jest członkiem IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society oraz Printed Circuit Engineering Association (PCEA). Wcześniej był członkiem z prawem głosu w Technicznym Komitecie Doradczym INCITS Quantum Computing pracującym nad technicznymi standardami elektroniki kwantowej, a obecnie jest członkiem grupy roboczej IEEE P3186 zajmującej się interfejsem reprezentującym sygnały fotoniczne przy użyciu symulatorów obwodów klasy SPICE.

Powiązane zasoby

Powiązana dokumentacja techniczna

Powrót do strony głównej
Thank you, you are now subscribed to updates.