Um padrão recorrente nas equipes de projeto de PCB é que regras críticas de design for manufacturing (DFM) e restrições de fabricação sejam recebidas e aplicadas depois que o layout da PCB já está bem adiantado. Pesquisas do setor da PCB West 2025, SMTA International e Embedded World North America confirmam esse padrão, às vezes chamado de "falha shift-right".
Introduzir restrições tarde demais no fluxo de trabalho força os projetos a entrarem em ciclos caros de relayout, e o cronograma paga o preço. Todo projetista de PCB conhece o problema quando vê uma revisão da fábrica com deficiência de anel anular, slivers próximos a um encapsulamento Quad Flat No-Lead (QFN) de passo fino, ou uma abertura de máscara dimensionada incorretamente para o tipo de pad escolhido.
A solução inclui implementar regras de projeto alinhadas ao fabricante antes do posicionamento e mantê-las ativas durante todo o layout. Para preparar sua equipe para o sucesso, vamos examinar oito problemas comuns de DFM e como criar regras que detectem cada um deles.
Antes de começar o roteamento, trate estes itens como uma lista de verificação pré-voo. Cada item abaixo associa uma falha comum em revisão de fabricação à regra que a previne, para que você possa codificar a restrição uma vez e deixar o DRC aplicá-la.
O anel anular é o cobre que envolve um furo metalizado após a furação. Desvio da broca, tolerância de registro e variação da metalização reduzem esse anel, e anéis subdimensionados se rompem, com mais frequência nas camadas internas, onde o defeito é invisível até o teste elétrico. A regra a definir é Minimum Annular Ring, aplicada às camadas externas e internas conforme exigido pelas tolerâncias do fabricante.
Elementos de cobre e afastamentos devem ter um tamanho mínimo para serem fabricáveis. A regra Routing -> Width (com um mínimo definido para todas as nets) e os valores de Clearance fornecem controle sobre tamanhos e espaçamentos aceitáveis dos elementos de cobre.
Elementos de cobre com ângulos agudos podem reter agente corrosivo durante a fabricação e corroer em excesso o cobre ao redor. Agentes corrosivos de baixa viscosidade mitigaram bastante isso, mas não ignore a regra Acute Angle. Ela roteia trilhas para pads em 45° ou 90°, evitando transições abaixo de 90° no próprio cobre.
Um furo perfurado que fique muito próximo do cobre em uma camada adjacente pode causar curto entre os dois após a aplicação da metalização. O risco é maior em placas multicamadas, onde o cobre das camadas internas é invisível durante a revisão do layout. Configure a regra Clearance para usar a linha Hole da Minimum Clearance Matrix e bloquear o problema antes que ele chegue à fábrica.
Componentes de passo fino exigem barreiras de máscara de solda entre os terminais. Quando essas barreiras são finas demais, podem se soltar como slivers durante o manuseio ou a montagem. Quando estão ausentes ou subdimensionadas, a solda flui livremente entre terminais adjacentes e forma pontes durante o refluxo. Defina Minimum Solder Mask Sliver e Solder Mask Expansion para cobrir ambos os modos de falha.
Passivos pequenos de dois pads podem levantar de um lado durante o refluxo quando os pads aquecem em taxas diferentes, especialmente quando um pad se conecta diretamente a um plano de cobre e o outro se conecta por uma trilha estreita. Defina Polygon Connect Style como alívio térmico para pequenos SMDs (não conexão direta), com suporte de simetria dos pads no nível do footprint.
Uma via passante dentro de um pad SMD permite que a solda escoe pelo barril durante o refluxo, deixando uma junta deficiente. Via-in-pad tem uma aplicação legítima, como no escape routing de BGA de passo fino, mas o projeto precisa especificar explicitamente preenchimento e capeamento. Aplique a regra Vias Under SMD juntamente com configurações de afastamento entre via e pad na regra Clearance, com notas de fabricação especificando a exigência de preenchimento e capeamento.
Componentes colocados muito próximos uns dos outros colidem com o equipamento de montagem ou bloqueiam o acesso para retrabalho. Serigrafia sobrepondo pads ou cobre exposto pode interferir na molhabilidade da solda e dificultar a inspeção. Component Clearance e Silk To Solder Mask Clearance detectam ambos antes da saída.
Problema de DFM | Regra de projeto que o detecta |
|---|---|
Geometria de cobre | |
Rompimento do anel anular, especialmente em camadas internas | Minimum annular ring (aplicada às camadas externas e internas conforme as tolerâncias do fabricante) |
Slivers de cobre | Width (mínimo definido para as nets relevantes); revisão de preenchimento de polígonos |
Armadilhas de ácido | Acute angle |
Afastamento entre furo e cobre | Clearance (linha hole, minimum clearance matrix) |
Máscara e pasta | |
Problemas de sliver de máscara de solda e abertura em componentes de passo fino | Minimum solder mask sliver; solder mask expansion |
Pad, via e footprint | |
Conexões desiguais em pads SMD (risco de tombstoning) | Polygon connect style (alívio térmico em pequenos SMDs); simetria dos pads do footprint |
Via-in-pad sem preenchimento ou capeamento | Vias under SMD |
Posicionamento e serigrafia | |
Violações de afastamento entre componentes e serigrafia sobre pad | Component clearance; silk to solder mask clearance |
Conjuntos de regras de DFM só ajudam se estiverem em vigor antes do posicionamento e permanecerem ativos durante todo o layout, porque o desvio das regras é o que transforma pequenas violações em retrabalho de última hora. As regras e sua aplicação abrangem três fases do fluxo de trabalho de layout.
Defina conjuntos de regras em colaboração com o fabricante que realmente irá produzir a placa. Encontre as capacidades atuais dele (a maioria das fábricas as publica em seu site; outras enviam PDFs mediante solicitação) e use essas informações para orientar a criação das suas regras de afastamento, anel anular, furos e máscara. Regras incompatíveis entre a ferramenta de layout e as capacidades reais do fabricante são uma das causas mais comuns de retrabalho de DFM.
O DRC online permanece ativado durante todo o roteamento. As violações cobertas são sinalizadas à medida que são introduzidas, mantendo as correções pequenas e evitando retrabalho mais amplo.
Execute DRC em lote após cada marco importante do roteamento, incluindo completar um circuito, finalizar uma camada ou consolidar uma região. Resolva as violações antes de seguir em frente, e não as deixe para o final. Revisar violações dispensadas em cada execução evita que a lista de dispensas se transforme silenciosamente em um conjunto de regras por conta própria.
O desvio das regras é como problemas tardios de DFM podem voltar a aparecer. As capacidades do fabricante mudam, e conjuntos de regras importados de projetos antigos podem estar desatualizados em relação às tolerâncias do parceiro de fabricação atual. Verificar os parâmetros das regras em cada DRC em lote é o que impede que a falha shift-right retorne silenciosamente. Para algumas dicas profissionais e uma checklist, veja 7 Ways to Catch Rules & Constraints Early.
Altium Develop traz recursos de projeto de nível Altium para um fluxo de trabalho ajustado à forma como pequenas equipes operam. Os conjuntos de regras, o estado atual do projeto e os resultados de DRC permanecem conectados durante todo o layout, com restrições centralizadas no Constraint Manager em vez de espalhadas por planilhas que saem de sincronia. O DRC online sinaliza violações de regras ativas durante o layout, enquanto o DRC em lote verifica o projeto nos marcos. O feedback de revisão permanece vinculado ao estado atual do projeto, para que engenheiros de manufatura e parceiros de fabricação possam vê-lo e comentá-lo antes que os problemas se tornem caros.
Problemas de DFM detectados durante o layout normalmente são correções rápidas e localizadas. Os mesmos problemas encontrados durante a revisão da fábrica ou a montagem podem redefinir o cronograma. Com regras alinhadas à fábrica ativas durante todo o layout, a revisão se torna uma confirmação, e não uma correção. Essa é a abordagem shift-left que a Altium defende aplicada ao DFM: aplicar restrições mais cedo no fluxo de trabalho, enquanto o projeto ainda é flexível.
Ferramentas como Altium Designer, Cadence Allegro e Mentor Graphics Xpedition são escolhas populares para verificações de DFM, oferecendo recursos robustos para aplicar regras e restrições de projeto.
Aplicar regras de DFM antes do layout da PCB ajuda a evitar erros e retrabalho caros, garantindo desde o início que o projeto esteja alinhado com as capacidades de fabricação.
Colabore com seu fabricante para entender as capacidades publicadas por ele e ajuste suas regras de projeto de acordo, usando ferramentas como o Constraint Manager da Altium para manter a consistência durante todo o processo de projeto.