Um padrão recorrente nas equipes de projeto de PCB é que regras críticas de design para manufatura (DFM) e restrições de fabricação sejam recebidas e aplicadas depois que o layout da PCB já está bem adiantado. Pesquisas do setor realizadas na PCB West 2025, SMTA International e Embedded World North America confirmam esse padrão, às vezes chamado de "falha shift-right".
Introduzir restrições tarde demais no fluxo de trabalho força os projetos a entrarem em ciclos caros de refazer o layout, e o cronograma paga o preço. Todo projetista de PCB conhece o problema quando vê uma revisão de fabricação com falta de anel anular, slivers próximos a um encapsulamento Quad Flat No-Lead (QFN) de passo fino ou uma abertura de máscara dimensionada incorretamente para o tipo de pad escolhido.
A solução inclui implementar regras de projeto alinhadas ao fabricante antes do posicionamento dos componentes e mantê-las ativas durante todo o layout. Para preparar sua equipe para o sucesso, vamos examinar oito problemas comuns de DFM e como criar regras que detectem cada um deles.
Antes de começar o roteamento, trate isso como uma checklist de pré-voo. Cada item abaixo associa uma falha comum na revisão de fabricação à regra que a previne, para que você possa codificar a restrição uma vez e deixar o DRC aplicá-la.
O anel anular é o cobre que circunda um furo metalizado após a furação. Desvio da broca, tolerância de registro e variação de metalização reduzem esse anel, e anéis subdimensionados se rompem, com mais frequência nas camadas internas, onde o defeito é invisível até um teste elétrico. A regra a definir é Minimum Annular Ring, com escopo para as camadas externas e internas conforme exigido pelas tolerâncias do fabricante.
Elementos de cobre e espaçamentos precisam ter um tamanho mínimo para serem manufaturáveis. A regra Routing -> Width (com um mínimo definido para todas as nets) e os valores de Clearance fornecem controle sobre tamanhos e espaçamentos aceitáveis dos elementos de cobre.
Elementos de cobre com ângulos agudos podem reter agente corrosivo durante a fabricação e corroer excessivamente o cobre ao redor. Agentes corrosivos de baixa viscosidade mitigaram amplamente isso, mas não ignore a regra Acute Angle. Ela roteia trilhas para pads em 45° ou 90°, evitando transições inferiores a 90° no próprio cobre.
Um furo perfurado que fique muito próximo do cobre em uma camada adjacente pode causar curto entre os dois depois que a metalização é aplicada. O risco é maior em placas multicamadas, onde o cobre das camadas internas é invisível durante a revisão do layout. Configure a regra Clearance para usar a linha Hole da Minimum Clearance Matrix e bloquear o problema antes que ele chegue à fabricação.
Componentes de passo fino exigem barreiras de máscara de solda entre os terminais. Quando essas barreiras são finas demais, podem se soltar como slivers durante o manuseio ou a montagem. Quando estão ausentes ou subdimensionadas, a solda flui livremente entre terminais adjacentes e forma pontes durante a refusão. Defina Minimum Solder Mask Sliver e Solder Mask Expansion para cobrir ambos os modos de falha.
Pequenos passivos de dois pads podem levantar de um lado durante a refusão quando os pads aquecem em ritmos diferentes, especialmente quando um pad está conectado diretamente a um plano de cobre e o outro está conectado por uma trilha estreita. Defina Polygon Connect Style como alívio térmico em pequenos SMDs (não conexão direta), com apoio de simetria de pad no nível do footprint.
Uma via passante dentro de um pad SMD permite que a solda escorra pelo barril durante a refusão, deixando uma junta deficiente. Via-in-pad tem um uso legítimo, como no escape routing de BGAs de passo fino, mas o projeto precisa especificar explicitamente preenchimento e capeamento. Aplique a regra Vias Under SMD junto com configurações de distância entre via e pad na regra Clearance, com notas de fabricação especificando o requisito de preenchimento e capeamento.
Componentes posicionados muito próximos colidem com o equipamento de montagem ou bloqueiam o acesso para retrabalho. Serigrafia sobreposta a pads ou cobre exposto pode interferir na molhabilidade da solda e dificultar a inspeção. Component Clearance e Silk To Solder Mask Clearance detectam ambos os problemas antes da saída.
Problema de DFM | Regra de projeto que o detecta |
|---|---|
Geometria do cobre | |
Rompimento do anel anular, especialmente em camadas internas | Minimum annular ring (com escopo para camadas externas e internas conforme as tolerâncias do fabricante) |
Slivers de cobre | Width (mínimo definido para as nets relevantes); revisão do preenchimento de polígonos |
Armadilhas de ácido | Acute angle |
Distância entre furo e cobre | Clearance (linha hole, minimum clearance matrix) |
Máscara e pasta | |
Problemas de sliver e abertura na máscara de solda em componentes de passo fino | Minimum solder mask sliver; solder mask expansion |
Pad, via e footprint | |
Conexões desiguais em pads SMD (risco de tombstoning) | Polygon connect style (alívio térmico em pequenos SMDs); simetria de pad do footprint |
Via-in-pad sem preenchimento ou capeamento | Vias under SMD |
Posicionamento e serigrafia | |
Violações de distância entre componentes e serigrafia sobre pad | Component clearance; silk to solder mask clearance |
Conjuntos de regras de DFM só ajudam se estiverem implementados antes do posicionamento e mantidos ativos durante todo o layout, porque o desvio de regras é o que transforma pequenas violações em retrabalho de estágio avançado. As regras e sua aplicação abrangem três fases do fluxo de trabalho de layout.
Defina conjuntos de regras em colaboração com o fabricante que realmente irá produzir a placa. Encontre as capacidades atuais dele (a maioria das fábricas as publica em seu site; outras enviam PDFs sob solicitação) e use-as para orientar a criação de suas regras de espaçamento, anel anular, furos e máscara. Regras incompatíveis entre a ferramenta de layout e as capacidades reais do fabricante são uma das causas mais comuns de retrabalho de DFM.
O DRC online permanece ativado durante todo o roteamento. Violações cobertas são sinalizadas à medida que são introduzidas, mantendo as correções pequenas e evitando retrabalho mais amplo.
Execute DRC em lote após cada grande marco do roteamento, incluindo completar um circuito, finalizar uma camada ou consolidar uma região. Resolva as violações antes de seguir em frente e não as deixe para o final. Revisar violações dispensadas a cada execução impede que a lista de exceções silenciosamente se transforme em um conjunto de regras por conta própria.
O desvio de regras é como problemas tardios de DFM podem voltar a surgir. As capacidades dos fabricantes mudam, e conjuntos de regras importados de projetos antigos podem estar desatualizados em relação às tolerâncias do parceiro de fabricação atual. Verificar os parâmetros das regras em cada DRC em lote é o que impede o retorno silencioso da falha shift-right. Para algumas dicas profissionais e uma checklist, veja 7 Ways to Catch Rules & Constraints Early.
Altium Develop traz recursos de projeto de nível Altium para um fluxo de trabalho ajustado à forma como equipes pequenas operam. Conjuntos de regras, o estado atual do projeto e os resultados de DRC permanecem conectados durante todo o layout, com restrições centralizadas no Constraint Manager em vez de espalhadas por planilhas que acabam saindo de sincronia. O DRC online sinaliza violações de regras ativas durante o layout, enquanto o DRC em lote verifica o projeto em marcos importantes. O feedback de revisão permanece vinculado ao estado atual do projeto, para que engenheiros de manufatura e parceiros de fabricação possam vê-lo e comentá-lo antes que os problemas se tornem caros.
Problemas de DFM detectados durante o layout normalmente são correções rápidas e localizadas. Os mesmos problemas encontrados durante a revisão de fabricação ou a montagem podem redefinir o cronograma. Com regras alinhadas à fábrica ativas durante todo o layout, a revisão se torna uma confirmação em vez de uma correção. Esta é a abordagem shift-left que a Altium defende aplicada ao DFM: aplicar restrições mais cedo no fluxo de trabalho, enquanto o projeto ainda está flexível.
Ferramentas como Altium Designer, Cadence Allegro e Mentor Graphics Xpedition são escolhas populares para verificações de DFM, oferecendo recursos robustos para aplicar regras e restrições de projeto.
Aplicar regras de DFM antes do layout da PCB ajuda a evitar erros caros e retrabalho, garantindo desde o início que o projeto esteja alinhado às capacidades de fabricação.
Colabore com seu fabricante para entender as capacidades publicadas por ele e ajuste suas regras de projeto de acordo, usando ferramentas como o Constraint Manager da Altium para manter a consistência durante todo o processo de projeto.