Giải thích Như Tôi Là Một Nhà Thiết Kế: ELIC PCB và Định Tuyến HDI

Theo tiêu chuẩn IPC-2226, có một số cấu trúc PCB tiêu chuẩn được sử dụng để hỗ trợ định tuyến PCB HDI, cho phép định tuyến trace vào các thành phần BGA có khoảng cách chân nhỏ. Hầu hết các cấu trúc PCB HDI tiêu chuẩn sử dụng một lõi (chôn) via, và/hoặc một via xuyên lớp chạm vào tất cả các lớp. Cấu trúc PCB HDI tiêu chuẩn cũng có thể sử dụng skip vias trên lớp bề mặt ngoài việc sử dụng microvias mù/chôn tiêu chuẩn để cho phép phá vỡ BGA truy cập vào các lớp bên trong của PCB.

Với PCB chứa càng nhiều lớp và trở nên mỏng hơn bao giờ hết, các kỹ thuật mới được sử dụng để tăng mật độ kết nối. Phong cách định tuyến và thiết kế cấu trúc HDI phức tạp nhất hiện nay được gọi là kết nối mỗi lớp (ELIC). Phong cách định tuyến này tuân theo một ý tưởng đơn giản: mở rộng microvias xuyên suốt toàn bộ cấu trúc PCB để các tín hiệu có thể định tuyến trên các kết nối mật độ cao giữa bất kỳ tập hợp các lớp nào trong PCB. Điều này có vẻ như là một sự cho phép không đáng kể, nhưng nó đặt ra các hạn chế về quy trình sản xuất và bộ vật liệu được sử dụng để xây dựng PCB. Chúng ta sẽ xem xét kỹ hơn về ELIC trong bài viết này.

Thiết kế Cấu trúc PCB ELIC

ELIC đôi khi được gọi là HDI đa lớp, có nghĩa là tín hiệu có thể được định tuyến trên các kết nối mật độ cao giữa bất kỳ lớp nào trong cấu trúc. Những PCB HDI tiên tiến này chứa nhiều lớp microvias chồng lên nhau, được lấp đầy bằng đồng, giúp tạo ra các kết nối phức tạp hơn. Khi sử dụng ELIC trên một bo mạch HDI, mỗi lớp đều có microvias của riêng mình, được khoan bằng laser và lấp đầy bằng đồng. ELIC chỉ sử dụng microvias chồng lên nhau được lấp đầy bằng đồng để tạo ra các kết nối qua từng lớp. Điều này cho phép tạo ra các kết nối giữa bất kỳ hai lớp nào trong PCB sau khi các lớp được chồng lên nhau. Điều này không chỉ mang lại mức độ linh hoạt cao hơn, mà còn cho phép các nhà thiết kế tối đa hóa mật độ kết nối trên bất kỳ lớp nào.

Hình dưới đây cho thấy một hình ảnh cắt ngang bên của cấu trúc ELIC HDI. Hình microsection này chứa microvias chồng lên nhau xuyên suốt cấu trúc PCB, nhưng cũng có thể chứa microvias xếp chồng lệch nhau ở các khu vực khác nhau.

Các via xuyên lỗ không còn cần thiết nữa vì tất cả các kết nối giữa các bảng mạch được chế tạo ngay từ lúc đầu. Do ELIC sử dụng cấu trúc đầy đồng, nên không yêu cầu kỹ thuật mạ cho các via đầy (ví dụ, VIPPO). Cấu trúc đặc biệt này đi ngược lại với cảnh báo của IPC về độ tin cậy của microvia khi chúng ta có các microvia xếp chồng lên nhau xuyên suốt toàn bộ cấu trúc PCB. Không phải tất cả các nhà sản xuất đều có thể đảm bảo sản xuất PCB ELIC mà không có lỗi tiềm ẩn từ quá trình reflow. Hãy cẩn thận khi chọn nhà sản xuất có thể cung cấp những bảo đảm này và chắc chắn áp dụng các quy tắc DFM của họ để đảm bảo bảng mạch của bạn sẽ đạt tiêu chuẩn chất lượng và tiêu chí chấp nhận.

Quy trình sản xuất ELIC

Quy trình sản xuất ELIC bắt đầu với một lõi siêu mỏng với microvia được khoan bằng laser và một cơ sở đầy đồng chắc chắn. Sau khi microvia trên một lớp trong được đầy đồng, lớp điện môi tiếp theo được thêm vào trong quá trình lắp ghép tuần tự. Khoan laser được áp dụng cho lớp mới để xây dựng cấu trúc PCB ELIC được chồng lên, tiếp theo là việc đầy các via trên lớp đó bằng đồng. Quá trình này được lặp lại cho đến khi cấu trúc mong muốn được xây dựng với các microvia đầy đồng. Việc đầy đồng tuần tự cải thiện tính toàn vẹn cấu trúc của bảng mạch và là cần thiết để ngăn chặn việc lõm/void trong các microvia bên trong miễn là việc xây dựng tạo ra các giao diện mạ mạnh mẽ nếu microvia xếp chồng được sử dụng.

DFM cho PCB ELIC

Nói chung, có một số quy tắc DFM đơn giản nên được tuân theo khi lập kế hoạch sàn cho PCB HDI sẽ sử dụng ELIC. Ngoài việc tuân theo các khuyến nghị của nhà sản xuất HDI của bạn, hãy đảm bảo bạn thực hiện những khuyến nghị chung này:

• Chọn tỷ lệ khía cạnh microvia phù hợp để đảm bảo độ tin cậy trong bảng mạch trần được sản xuất
• Đảm bảo chỉ định microvia được lấp đầy trong các lớp nội bộ để ngăn chặn tình trạng rỗ/ lõm
• Phối hợp cẩn thận độ dày lớp với khoảng cách và độ rộng dấu vết cho các đường kiểm soát trở kháng để đảm bảo bạn có thể thực hiện chiến lược phân phối tín hiệu của mình
• Sắp xếp lớp phải được làm đối xứng xuyên suốt thiết bị

Ứng dụng ELIC

ELIC đã tìm thấy ứng dụng trong PCB được sử dụng cho GPU và thẻ nhớ, nhưng các điện thoại thông minh, máy tính bảng và thiết bị đeo mới hơn cũng có thể được thiết kế sử dụng ELIC. Những ứng dụng này thường yêu cầu các thành phần với số lượng chân cao và khoảng cách chân nhỏ. Những bảng mạch này cũng thường sử dụng 10 lớp hoặc nhiều hơn. Sử dụng ELIC trong những ứng dụng này cho phép các nhà thiết kế định tuyến các kết nối cần thiết trong các bảng mạch có kích thước nhỏ.

Các cấu trúc PCB ELIC thường được sử dụng trong các ứng dụng tốc độ cao đòi hỏi mật độ IO cao, như trong các FPGA nơi mà nhiều giao diện được khởi tạo trong thiết bị. ELIC cũng có thể được sử dụng trong một số bảng mạch phải hỗ trợ định tuyến RF trên các vật liệu PTFE. Trong cả hai trường hợp, sự không khớp trở kháng và tổn thất trở lại kết quả sẽ chiếm ưu thế trong những đường dẫn này vì các tuyến đường thường có thể ngắn. Có thể định tuyến qua các lớp mà không để lại đuôi trong những bảng mạch này vì không cần phải khoan lùi. Tuy nhiên, khi các tuyến đường trở nên dài hơn, tổn thất điện môi trên những tuyến đường này sẽ bắt đầu chiếm ưu thế và sẽ giới hạn chiều dài dấu vết hữu ích. Hãy nhớ những điểm này khi chọn vật liệu cho bảng mạch HDI của bạn.

ELIC cũng đã trở nên phổ biến trong một số PCB rigid-flex HDI. Kích thước gói đã được giảm thêm nữa bằng cách kết hợp PCB có khả năng ELIC với các bảng rigid-flex gấp trong một gói duy nhất miễn là bất kỳ khu vực uốn nào được chọn để ngăn chặn căng thẳng quá mức trên các chồng microvia. Các kỹ thuật thiết kế tiêu chuẩn cho các dải flex áp dụng như chúng sẽ trong các ứng dụng khác, nhưng việc sử dụng ELIC cho phép dải được tích hợp vào các PCB nhỏ hơn.

Các lớp tín hiệu bên trong trong các thiết kế tốc độ cao, mật độ cao sẽ có nhiều lớp mặt đất/năng lượng có thể giúp che chắn các lớp tín hiệu khỏi nhau và giảm nhiễu chéo. Điều này hỗ trợ tuân thủ EMC bằng cách che chắn bức xạ dư thừa. Có một số cấu hình lớp vừa phải có thể hỗ trợ việc phân phối tín hiệu mật độ cao và hỗ trợ tuân thủ EMC; các chiến lược bố trí sáng tạo trên những bảng mạch này có thể giúp giữ số lượng lớp tín hiệu thấp và cho phép sử dụng thêm mặt đất, điều này có tác dụng kép là giảm nhiễu chéo và EMI.

Khi bạn sẵn sàng xây dựng cấu hình lớp PCB ELIC cho thiết kế tiên tiến của mình, hãy sử dụng tính năng thiết kế cấu hình lớp và định tuyến trong Altium Designer^® để xây dựng bảng mạch của bạn. Các công cụ CAD tích hợp và tính năng ActiveRoute^® làm cho việc định tuyến HDI sử dụng ELIC trở nên dễ dàng. Khi bạn sẵn sàng phát hành các tệp này cho nhà sản xuất của mình, nền tảng Altium 365^™ giúp việc hợp tác và chia sẻ dự án của bạn trở nên dễ dàng.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.