Ảnh hưởng của Pad không chức năng đến Thiết kế PCB của bạn

Các pad không chức năng đôi khi được coi là một cuộc tranh luận kiểu tất cả hoặc không gì cả, và những cuộc tranh luận về độ tin cậy và ảnh hưởng đến tính toàn vẹn của tín hiệu là không ngừng. Bạn nên giữ chúng trên các via của mình, hay bạn nên loại bỏ chúng khỏi tất cả các via? Như bất kỳ quyết định thiết kế nào, có những sự đánh đổi cần cân nhắc, và thường một khía cạnh của thiết kế sẽ được ưu tiên hơn tất cả những khía cạnh khác. Vì không có quy tắc tổng quát nào về việc sử dụng các pad không chức năng, các nhà thiết kế nên xác định liệu bản vẽ của họ có nên bao gồm các pad không chức năng dựa trên ứng dụng cụ thể của họ hay không.

Trong bài viết này, tôi sẽ xem xét vấn đề pad không chức năng từ ba góc độ: tính toàn vẹn của tín hiệu, độ tin cậy và mật độ định tuyến. Trong một số thiết kế, những vấn đề này là độc lập với nhau, vì vậy bạn sẽ cần xác định vấn đề thiết kế nào dưới đây là quan trọng nhất đối với sản phẩm của bạn.

Độ Tin Cậy Thiết Kế Với Các Pad Không Chức Năng

Hiện Tượng Telegraphing và Sự Cố ECM

Sự hiện diện của các pad không hoạt động trên các via xuyên lớp có thể dẫn đến tình trạng được biết đến là "telegraphing". Khi có quá nhiều đồng tại các via, vật liệu giữa các pad trở nên thiếu hụt nhựa. Kết quả là, hình ảnh của chồng đồng xuất hiện như những đỉnh và thung lũng trên các lớp bề mặt của điện môi. Nói cách khác, hình ảnh của chồng đồng được "truyền dẫn" lên bề mặt bảng mạch. Những điểm cao tạo ra các khu vực nơi epoxy có thể bị "ép ra", như được mô tả bởi một vị khách gần đây trong podcast của chúng tôi. Điều này để lại các khoảng trống giữa các pad liền kề tại góc vuông được tạo bởi pad và thân via, có thể dẫn đến sự cố thất bại nhiệt tại mối nối.

Sự hình thành khoảng trống dẫn đến một vấn đề đáng tin cậy khác: sự cố hỏng hóc do di chuyển hóa học điện (ECM). Sự hình thành khoảng trống tại các mối nối via gây ra vấn đề về độ bám dính và tạo điều kiện cho các con đường ECM. Điều này có thể gây ra sự phát triển của các cấu trúc dendritic hoặc sợi giữa các pad do sự chênh lệch điện áp nhỏ giữa chúng. Sự phát triển của các cấu trúc này tích tụ theo thời gian, cuối cùng dẫn đến sự hỏng hóc của PCB mà khó có thể chẩn đoán.

Nếu các cấu trúc dendritic có thể cầu nối khoảng cách giữa các dẫn điện liền kề, một mạch ngắn sẽ xảy ra. Nếu diện tích mặt cắt của dendrite nhỏ, mật độ dòng điện sẽ cao và cấu trúc có thể bị cháy, về cơ bản loại bỏ lỗi. Điều này dẫn đến hành vi lỗi gián đoạn khó chẩn đoán.

Một bài đánh giá tốt về chủ đề ECM trong những vật liệu này có thể được tìm thấy ở đây:

• Yi, Pan, và cộng sự. "Hành vi di cư hóa học của laminate đồng và bảng mạch in nickel/phủ vàng không điện từ dưới lớp điện phân mỏng." Vật liệu 10, số 2 (2017): 137.

Tôi sẽ tranh luận rằng những điểm này càng quan trọng hơn khi bảng mạch trải qua nhiệt độ cao, chu kỳ nhiệt độ thường xuyên, và hoạt động ở điện áp cao. Tất cả những trường hợp này dẫn đến khả năng cao hơn cho sự cố trong những trường hợp này. Do đó, hãy xem xét việc loại bỏ các pad không chức năng nếu không có lý do khác để giữ chúng.

Giữ Pad Không Chức Năng để Neo vs. Mòn Khoan

Trong nhiều tình huống, các pad không chức năng tương đối vô hại. Các nhà sản xuất thường ưa chuộng việc loại bỏ các pad không chức năng vì nó làm cho việc khoan trở nên dễ dàng hơn. Tuy nhiên, việc giữ lại những pad này sẽ cung cấp sự neo đậm hơn vào chất nền trong quá trình giãn nở và rung động, do đó người ta cho rằng điều này sẽ tăng tuổi thọ của các via đó. Những tranh luận này một phần liên quan đến tỷ lệ khía cạnh của via.

Trong các via có tỷ lệ khía cạnh thấp, lớp phủ đồng bên trong đồng đều hơn, và các pad không chức năng có thể tăng tuổi thọ của via. Sự kết hợp giữa việc neo đậm do pad cung cấp và sự đồng đều hơn trong thân via khiến cho via ít có khả năng bị nứt hơn. Trong các via có tỷ lệ khía cạnh cao, thân via dễ bị nứt ở trung tâm do lớp phủ đồng mỏng hơn ở trung tâm của thân via, bất kể sự hiện diện của các pad không chức năng.

Pad Không Chức Năng Trên Bảng Mạch Cứng-Linh Hoạt

Cần phải cẩn thận khi thiết kế bảng mạch PCB cứng và linh hoạt. Đồng trong một via xuyên lỗ mạ không liên kết với chất nền linh hoạt cũng như nó liên kết với chất nền cứng. Bởi vì sự liên kết đồng là một vấn đề đáng tin cậy trên chất nền linh hoạt, giờ đây các pad không chức năng trở nên hữu ích.

Một số nhà sản xuất khuyến nghị giữ lại ít nhất một số pad không chức năng trên các bảng mạch linh hoạt và cứng-linh hoạt để cung cấp điểm neo cho vật liệu linh hoạt Kapton Mylar. Nếu tất cả các pad không chức năng được loại bỏ dọc theo một via trên một PCB linh hoạt, khoảng cách giữa các pad chức năng trở nên rất lớn, và lớp phủ có thể bắt đầu tách ra khỏi tường lỗ. Tất cả các pad, cả chức năng và không chức năng, đều hoạt động như các điểm neo được phân tán dọc theo thân via. Điều này tăng cường độ của via trên một PCB linh hoạt hoặc cứng-linh hoạt.

Bảng Mạch Nâng Cao: Mật Độ Định Tuyến và Tốc Độ Cao/RF

Pad không chức năng chiếm dụng không gian quý giá trên các lớp bên trong trong các bảng mạch đa lớp HDI mỏng hơn. Miễn là bạn có thể chắc chắn rằng bảng mạch sẽ ổn định dưới sự thay đổi nhiệt, việc loại bỏ pad không chức năng có thể mong muốn để làm dày đặc định tuyến trên các lớp bên trong. Đây là một thách thức trong các thiết kế tiên tiến hơn nơi mà mối quan tâm về độ tin cậy không tồn tại.

Lĩnh vực khác nơi việc loại bỏ pad không chức năng là hữu ích là trong các thiết kế tốc độ cao hoặc thiết kế RF, cụ thể là trên các via mang tín hiệu nhanh hơn hoặc tín hiệu tần số cao. Các via khác trong những thiết kế này có thể được xử lý dựa trên các khuyến nghị khác được liệt kê ở trên.

Lý do điều này quan trọng trong những thiết kế tiên tiến hơn là vì tính toàn vẹn của tín hiệu, và cụ thể là thiết kế chuyển đổi via đến một trở kháng cụ thể. Để đạt được mục tiêu trở kháng với một chuyển đổi via, bạn cần hai yếu tố:

• Vias ghép nối
• Antipad trong các lớp mạch

Các pad không chức năng sẽ tạo ra dung lượng phân tán bổ sung dọc theo tường của via, và cấu trúc via rất nhạy cảm với tải dung kháng ở tần số cao. Độ nhạy cảm đến mức trở kháng via có thể chuyển từ cảm kháng sang dung kháng giữa tần số WiFi và mmWave, như tôi đã thảo luận trong bài viết liên quan này. Do đó, tôi thích loại bỏ các pad không chức năng trên những chuyển đổi via này. Điều này cho phép các antipad trong các lớp nội bộ được đặt cùng một đường kính, giảm không gian tham số liên quan trong việc tối ưu hóa những cấu trúc này cho tần số rất cao.

Tùy chỉnh Mọi Padstack trong PCB của Bạn

Vấn đề chính là: các pad không hoạt động không cần thiết để một PCB được chế tạo đúng cách, nhưng PCB cũng không nhất thiết sẽ thất bại nếu bạn giữ chúng lại. Một số hướng dẫn nói rằng luôn luôn loại bỏ tất cả các pad không hoạt động. Cá nhân tôi thích giữ các NFP trên thiết kế đơn giản chỉ vì dễ dàng trong việc bố trí và định tuyến, nhưng đối với các thiết kế tiên tiến hơn với tín hiệu thì chúng nên được loại bỏ. Đối với tôi, nó giảm xuống hai lĩnh vực: Lớp IPC (hoặc tiêu chuẩn độ tin cậy tương đương cho sản phẩm được hỏi), hoặc cấu trúc via nằm trên kênh RF/tốc độ cao.

Lỗ thông hơi trong Lớp 2 so với Lớp 3 - Nếu tôi thực hiện thiết kế Lớp 3 và lỗ được sử dụng cho các bộ phận thông qua lỗ, tôi sẽ để lại một pad đủ lớn trên các lớp chức năng phù hợp với các lớp trên/cưới để chúng ta có thể ngăn chặn sự phá vỡ ở mọi nơi, và tôi sẽ loại bỏ chúng ở những nơi khác. Kích thước pad chức năng sẽ là đường kính (Via/Pad) của (D/D + 10 mils) cho Lớp 3.

RF/Tốc độ cao - Đối với các via trên kênh tốc độ cao yêu cầu trở kháng via được kiểm soát, tôi sẽ loại bỏ các NFP để có thể đặt trở kháng via với giá trị mong muốn một cách đáng tin cậy. Tôi thích làm điều này vì việc đặt trở kháng trong công cụ thiết kế via như Simbeor hoặc CST dễ dàng hơn; loại bỏ NFP giúp loại bỏ một tham số khỏi không gian thiết kế. Tuy nhiên, nếu độ tin cậy là mối quan tâm chính, thì các NFP sẽ được giữ lại trên padstack.

Khi bạn sử dụng Altium Designer^®, bạn có thể dễ dàng tùy chỉnh padstack trên mọi lớp trong . Bạn sẽ không cần một chương trình bên ngoài để tạo padstack, mọi thứ đều diễn ra bên trong trình biên tập PCB. Bạn thậm chí có thể đặt các kích thước NFP khác nhau trên các lớp khác nhau, hoặc bạn có thể loại bỏ NFP trên các lớp cụ thể. Công cụ tiện lợi này giúp bạn tìm được sự cân bằng giữa mật độ định tuyến, độ tin cậy và thiết kế via tốc độ cao.

Tạo padstack tùy chỉnh rất đơn giản bên trong Altium Designer. Tìm hiểu thêm trong tài liệu.

Khi bạn cần thiết kế các PCB đa lớp với mọi công cụ cần thiết trong một chương trình duy nhất, hãy sử dụng bộ công cụ định tuyến PCB đầy đủ trong Altium Designer. Các công cụ sản xuất tích hợp và tiện ích Draftsman sẽ tự động tạo ra tài liệu bạn cần để đảm bảo các yêu cầu về hiệu suất cho sản phẩm của bạn được phản ánh trong hướng dẫn sản xuất của bạn, bao gồm một bảng khoan chính xác chỉ định kích thước khoan. Khi bạn đã hoàn thành thiết kế và muốn gửi các tệp cho nhà sản xuất của mình, nền tảng Altium 365 giúp việc hợp tác và chia sẻ dự án của bạn trở nên dễ dàng.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.