如何在PCB布局中减少寄生电容

Zachariah Peterson
|  已创建:March 2, 2022  |  已更新:July 1, 2024
寄生电容

电子系统中的噪声有多种形式。无论是从外部来源接收到的,还是在PCB布局的不同区域之间传递,噪声都可以通过两种方法无意中接收:寄生电容和寄生电感。寄生电感相对容易理解和诊断,无论是从串扰的角度还是从板上不同部分之间看似随机噪声的耦合。

处理寄生电容并不一定更难,但确实需要理解PCB布局几何形状将如何影响互电容。在高频操作的系统中,或者在高dV/dt节点可以创建电容耦合噪声的地方,一些简单的PCB布局选择可以帮助您减少寄生元件。在本文中,我将一般性地描述如何减少寄生电容,并提供一些在高频路由以及在开关转换器中的例子。

识别并减少寄生电容

虽然没有单一公式用于寄生电容,但它有一个一般定义:

  • 寄生电容是两个通过绝缘体分隔的导电结构之间存在的非故意电容(通常是不希望的)。

有时,这种非预期的电容实际上是有益的,在这种情况下,我们不使用“寄生”这个词来描述它。以电源-地平面对为例;这种简单结构有助于提供一个大的电荷储备,以支持具有高输入/输出数量的高速组件,因为它具有固有的电容性。另一个例子是在共面波导中,你基本上是利用寄生电容来将互连的阻抗设置为所需的值。

在PCB中,寄生电容几乎可以出现在任何地方。看看下面的布局;我指出了一些寄生电容明显的区域。这只显示了顶层产生的电容,但任何层都可能有电容。

Parasitic capacitance

正如上面的定义所暗示的,寄生电容出现在任何由介电体分隔的导体对之间,我们可以快速识别上述示例中出现寄生电容的多个区域。每当你在PCB布局中有寄生电容时,它可以通过两种方式出现:

  • 作为自身电容,它表现为导体与不同导体(通常是GND)之间的高不希望的电容。
  • 互相电容是指两个导电结构之间的电容,它们各自参考第三个导电结构;这实际上是导致两条走线之间产生电容耦合的电容形式。

为什么高寄生电容很重要?这很重要,因为每当两个电容耦合的导体之间存在变化的电位时,这会导致每个导体上流动一些位移电流。这是设计师应该熟悉的一种串扰形式。通常,当一个切换信号在受害走线上诱导其信号时,我们称之为串扰,但同样的机制在存在一些寄生电容时也可以在任何其他结构上诱导噪声。

虽然你永远无法完全消除它,但在某些情况下,尝试减少它是有益的。要了解如何减少寄生电容的一些策略,看一些例子会有所帮助。

示例:开关调节器中的高dV/dt节点

下面的调节器示例部分展示了一个强dV/dt节点的位置,以及为什么这种布局会有更大的耦合进入其反馈回路,而不是到系统的任何附近部分。在开关调节器中,dV/dt节点出现在开关阶段的输出上,但在整流/滤波阶段之前。在下面的示例中,SW_OUT节点是我们的高dV/dt节点,由PWM信号驱动。

这个节点对附近的地面区域有一些寄生电容。如果附近有其他组件或电路,这些电路的寄生电容会导致开关噪声出现在这些电路中。附近的地面有一些帮助,但真正防止噪声耦合的是从SW_OUT回到调节器芯片的大电容器。这个大电容器为高dV/dt开关噪声提供了一个低阻抗路径回到开关阶段的高侧,有效地将开关阶段的输出与GND解耦。

Parasitic capacitance in switching regulator
dV/dt 节点可能会导致 PCB 布局中的噪声耦合。一个有意放置的电容器可以防止这种情况

另一种减少SW_OUT与附近走线或电路之间寄生电容的策略是利用下一层的GND平面。将GND平面靠近高dV/dt节点,将通过创建更强的电场与GND的耦合,相比于PCB布局中的某些其他节点,减少相互电容。换句话说,你会希望在这块板子的L1和L2之间有一个更薄的介电层。

示例:两条走线之间的相互电容

电容性串扰是走线之间两种耦合类型之一(另一种是感应性),其中一条走线上的信号可以在另一条走线上产生噪声。在逐渐增高的频率下,这主要由相互电容主导。在PCB布局中,假设你已经按照最佳实践在GND区域上布线,你基本上有两种减少这种类型寄生电容的选择:

  • 在保持阻抗目标不变的情况下,使地线更靠近信号线,同时使信号线更窄
  • 增加信号线之间的间距

几乎你能找到的所有关于减少串扰的建议都会推荐选项#2,但实际上选项#1同样有效。这是因为它使地平面中的镜像电荷/电流更靠近信号线。你不应该尝试像短接保护信号线这样的操作,因为这会在地线上产生不希望的寄生电容,并且在某些配置中实际上会增加串扰。

Parasitic capacitance between traces
仿真结果显示,两个50欧姆走线之间的寄生电容如何受与GND平面的距离(记作H)的影响。您可以在本文中阅读更多关于这些结果的信息

总结

对于自电容形式的寄生电容,你需要分开导体或使导体变小。对于互电容形式的寄生电容,你需要通过增加自电容远超过互电容来减少耦合。在上述例子中,我们看到,仅仅通过将地平面靠近我们的互电容信号线,就大大减少了它们的互电容,而无需对PCB布局中的其他导体进行任何改变。

一旦您确定了哪些重要的网络中dV/dt可能会在布局周围驱动噪声电流,您就可以使用Altium Designer®中的CAD工具对电路板进行精确的更改。您和您的团队将能够通过Altium 365™平台高效地保持生产力并协作高级电子设计。在一个软件包中可以找到设计和生产高级电子产品所需的一切。

我们只是初步探索了使用Altium Designer在Altium 365上可以做到的事情。立即开始您的Altium Designer + Altium 365免费试用

关于作者

关于作者

Zachariah Peterson拥有学术界和工业界广泛的技术背景。在从事PCB行业之前,他曾在波特兰州立大学任教。他的物理学硕士研究课题是化学吸附气体传感器,而应用物理学博士研究课题是随机激光理论和稳定性。他的科研背景涵盖纳米粒子激光器、电子和光电半导体器件、环境系统以及财务分析等领域。他的研究成果已发表在若干经同行评审的期刊和会议论文集上,他还为多家公司撰写过数百篇有关PCB设计的技术博客。Zachariah与PCB行业的其他公司合作提供设计和研究服务。他是IEEE光子学会和美国物理学会的成员。

相关资源

相关的技术文档

返回主页
Thank you, you are now subscribed to updates.