A-SAP™ – Was müssen Sie wissen?

Die fortlaufende Miniaturisierung sowohl der Verpackung als auch der Komponentengröße in der Elektronik der nächsten Generation wird immer schwieriger zu bewältigen und stellt eine erhebliche Herausforderung sowohl für PCB-Designer als auch für PCB-Hersteller dar.  

Um die Einschränkungen der traditionellen subtraktiven Ätz-PCB-Herstellungsprozesse effektiv zu bewältigen, erfordern PCB-Designs fortgeschrittene PCB-Fertigungsfähigkeiten, während sie die Grenzen feinerer Feature-Größen, höherer Lagenanzahlen, mehrerer Ebenen gestapelter Mikrovias und erhöhter Laminationszyklen ausreizen. Wenn ein Leiterplattendesigner dazu gedrängt wird, mit diesem Komplexitätsgrad zu entwerfen, verringert dies auch die Basis der Hersteller, die diese Anforderungen erfüllen können, und verschärft die Herausforderung weiter.

Semi-Additive Prozesse (SAP) können implementiert und mit bestehenden PCB-Herstellungsprozessen integriert werden und bieten eine Alternative, die die SWaP-C-Kurve effektiv zurücksetzt und gleichzeitig die Zuverlässigkeit erhöht.

Die Fähigkeit, mit einem 15-Mikron-Leiterbahnabstand wiederholt und zuverlässig zu entwerfen und zu fertigen, bietet Möglichkeiten, die PCB-Designern und PCB-Herstellern zuvor nicht zur Verfügung standen. SAP-Elektronikprozesse können, obwohl sie nur an der Oberfläche kratzen, folgendes:

• die Anzahl der für das Routing von hochdichten BGA's benötigten Schichten reduzieren
• die Lochgröße erhöhen
• die Anzahl der benötigten Mikro-Via-Schichten reduzieren
• die Größe, das Gewicht und die Verpackung drastisch reduzieren oder umgekehrt den elektronischen Inhalt innerhalb eines bestehenden Fußabdrucks erhöhen

Diese und weitere Vorteile werden erforscht und realisiert, während PCB-Hersteller SAP in ihre PCB-Fertigungsanlagen implementieren.

In vorherigen Blogbeiträgen haben wir die Grundlagen der SAP-Verarbeitung durchgegangen, kürzlich einige der häufigsten Fragen zum Aufbau von gedruckten Schaltungen betrachtet; und haben auch einige der „Designregeln“ oder „Designrichtlinien“ erforscht, die sich nicht ändern, wenn mit diesen ultra-hochdichten Feature-Größen entworfen wird.

In diesem Blogbeitrag wollen wir den Gestaltungsraum um die Möglichkeit erkunden, diese ultra-hochdichten Leiterbahnbreiten in den BGA-Entfluchtungsbereichen und breitere Leiterbahnen im Routingfeld zu nutzen. Der Vorteil ist eine Reduzierung der Schichtanzahl und die Sorge gilt der Aufrechterhaltung der 50-Ohm-Impedanz. Eric Bogatin hat kürzlich ein Whitepaper veröffentlicht, das genau diesen Vorteil und diese Sorge analysiert.

Es steht außer Frage, dass schmalere Leiterbahnen eine höhere Impedanz aufweisen werden als die breiteren 50-Ohm-Leiterbahnen. Die Frage ist nun, ob der Impedanzunterschied nicht zu groß ist oder die schmaleren, höherimpedanten Leitungen nicht zu lang sind, könnte dies eine akzeptable Lösung sein. Erics Arbeit geht den Fragen nach, was ein zu großer Impedanzunterschied ist und was zu lang ist. Ich lasse Sie in die Details eintauchen, aber um das Fazit zusammenzufassen, der Einfluss auf die Signalqualität von dem schmaleren Bereich in einer ansonsten einheitlichen 50-Ohm-Leiterbahnverbindung wird von Reflexionen herrühren. Der Einfluss seiner Reflexionen kann auf einem akzeptablen Niveau sein, wenn er kurz genug ist. Im BGA-Ausbruchbereich ist es möglich, eine Leiterbahn zu verwenden, die so schmal wie die Hälfte der Breite der Leiterbahn im Routingbereich ist und dennoch einen akzeptablen Rückflussverlust zu hoher Bandbreite zu erreichen. Diese Bedingung könnte die Gesamtanzahl der Schichten im Platinendesign reduzieren und ist ein nützlicher Ausgangspunkt, um zu überlegen, wann schmalere Leiterbahnen verwendet werden können, um die Gesamtschichtanzahl zu reduzieren.

Was sind die nächsten Schritte? Der Bau von Testcoupons und Messungen ist im Gange, um dies zu beweisen.  

Eric und das Team arbeiten auch daran, den Entwurfsraum für feine Leiterbahnen für differentielle Paarübertragungen zu erkunden. Bleiben Sie dran, wir werden darauf verlinken, sobald es veröffentlicht ist.

Die Fragen zu dieser neuen Fähigkeit der Hersteller, PCB-Leiterbahnen und -Abstände deutlich kleiner als bisher herzustellen, werfen viele Fragen auf. Ich würde jeden, der diesen Blog liest, bitten, seine Fragen zu posten oder sich direkt mit Fragen an mich zu wenden. Wie bei jeder neuen Technologie gibt es eine Lernkurve, und wir arbeiten mit einem Team von Personen zusammen, um die drängendsten Fragen zu identifizieren und die Lernkurve für PCB-Designer zu verkürzen.

Um den Denkprozess zu starten:

• Wenn das Verhältnis von Leiterbahnhöhe zu -breite erhöht wird, was bedeutet, dass die Leiterbahnen dicker als breit sind, welche Auswirkungen hat das?
• Wird uns dieses höhere Verhältnis echte differentielle Paare liefern?
• Wie integriert man subtraktive Ätzschichten mit semi-additiven Schichten?  
• Sollten alle Schichten dünnere Schichten sein?
• Kann man jetzt dickere Schichten verwenden?
• Wie beeinflussen die Antworten auf die obigen Fragen die Verwerfung nach dem SMT?
• Was passiert, wenn man die „50-Ohm-Impedanz“ ignoriert und etwas anderes verwendet?
• Welche Auswirkungen hat es auf schmale Leiterbahnen, wenn Sie auch deren Länge verringern?
• Gibt es Oberflächenbeschichtungen, die mit diesem Verfahren nicht verwendet werden können?
• Wie gestaltet man die Abdeckung mit Lötstopplack?
• Welche Materialtypen sind mit diesem SAP-Verfahren kompatibel?
• Werden spezifische Materialien benötigt, wenn man zu Leiterbahnen mit höherem Aspektverhältnis übergeht?

Wir benötigen Ihre Hilfe, um diese Technologie und ihre Vorteile voranzutreiben. Es gibt sicherlich genauso viele Fragen wie Antworten zu diesem Zeitpunkt, und ich bin entschlossen, all diese zu beantworten. Ich bilde ein Team aus interessierten und begeisterten Leiterplattendesignern, um diese Fragen zu klären. Wenn Sie Teil dieses Teams sein möchten oder weitere Fragen haben, kommentieren Sie hier oder kontaktieren Sie mich direkt!