Une brève étude des épingles sur un connecteur PCIe

Les stubs sont un sujet important dans la conception de PCB à haute vitesse, et il existe une directive de longue date selon laquelle les stubs doivent toujours être éliminés de tous les vias sur les interconnexions numériques à haute vitesse. Bien que les stubs soient mauvais pour les lignes à haute vitesse, il n'est pas toujours nécessaire de les supprimer. Ce qui est plus important, c'est de prédire le profil de perte et les fréquences, et de planifier l'implantation de manière appropriée pour essayer de prévenir de telles pertes.

Dans cet article, je vais examiner certains résultats de simulation avec le routage PCIe sur un PCB à haute vitesse en utilisant l'exemple de projet MiniPC fourni dans Altium Designer. La simulation en question impliquera le calcul des paramètres S pour les voies PCIe venant d'un connecteur. Examiner ces résultats de simulation devrait aider les concepteurs non familiers à mieux comprendre comment les stubs sur les transitions de via et de connecteur influencent l'intégrité du signal d'un point de vue simulation, ce qui peut vous aider à faire les bons choix de sélection de composants, de placement et de routage.

Problèmes potentiels avec les stubs et le routage PCIe

Dans le routage PCIe, les voies sont routées comme des paires différentielles avec des condensateurs de couplage AC. Il est typique de router ces paires différentielles à travers un connecteur pour atteindre un périphérique, tel qu'une carte d'expansion. Dans le processus de routage à travers ces connecteurs de slot d'expansion, il peut rester un bout de ligne (stub) qui peut limiter la bande passante maximale. Cela peut être évalué en simulation pour obtenir des résultats très précis et pour déterminer la bande passante exacte d'un canal PCIe.

Les stubs sur toute ligne de transmission à haute vitesse peuvent créer des pertes ou des réflexions car ils peuvent agir comme des transformateurs d'impédance à haute fréquence sur une voie PCIe. Lisez plus sur l'analyse des stubs dans cet article.

Bien qu’il soit recommandé de limiter les stubs sur une voie PCIe, ils pourraient être présents sur le connecteur utilisé pour router vers une carte d'extension ou un module. Par exemple, le connecteur de bord utilisé pour une carte d'extension PCIe montée verticalement pourrait être un composant traversant, et ces stubs peuvent jouer un rôle dans la limitation de la bande passante de signal utilisable lors du routage sur la même couche que le connecteur. Router sur la couche opposée peut être préférable, particulièrement lorsqu'on considère le placement du condensateur.

Un exemple avec des pertes de stub de connecteur dans une voie PCIe

En raison des effets d'interférence connus pour se produire lorsqu'un signal traverse un via stub, ainsi que de la nécessité d'utiliser des condensateurs pour éliminer le décalage continu le long d'une voie PCIe, il est utile d'étudier dans quelle mesure les via stubs peuvent affecter les pertes lors du routage à travers un connecteur.

La carte MiniPC en question utilise un FPGA Arria 10 avec une interface PCIe, qui est routée vers un connecteur de slot, comme montré ci-dessous.

Les autres spécifications importantes que nous devons connaître pour l'analyse ci-dessous sont l'épaisseur de la carte et la constante diélectrique :

• Épaisseur de la carte = 2,028 mm
• Dk = 3,6 sur toutes les couches

Bien que la disposition n'ait pas été créée avec un FPGA qui possède la dernière génération de PCIe, nous évaluerons les pertes dans ces canaux en les comparant avec les exigences de bande passante dans différentes générations de PCIe.

Résultats de simulation initiaux

Les résultats de simulation de la perte d'insertion pour les réseaux Tx ont été capturés en utilisant Ansys SIwave ; ces résultats sont montrés ci-dessous. Pour intégrer la carte dans Ansys SIwave, nous avons utilisé l'utilitaire EDB Exporter à l'intérieur d'Altium Designer. Dans les résultats ci-dessous, nous voyons un creux juste autour de 14-15 GHz atteignant jusqu'à -25 dB, puis se rétablissant à des niveaux de perte plus faibles à des fréquences plus élevées.

Comment savons-nous que cette perte extrême est due à un stub ? Simplement regarder le graphique ne prouve pas que le problème est causé par des stubs, mais il y a deux bonnes raisons de conclure que cela pourrait être un stub :

1. Si vous calculez la première résonance de quart de longueur d'onde dans ces stubs, vous trouverez que le premier creux serait attendu à environ 13 GHz. Cela est assez proche des résonances de 14-15 GHz observées ci-dessus.
2. Le profil de perte autour de 14-15 GHz a une bande passante étroite, ce qui est exactement ce que vous attendriez d'une interférence destructive dans un résonateur de qualité modérée.
3. Toutes les courbes ont la forme typique d'un graphique de perte d'insertion qui présente un comportement de stub, et tous les réseaux considérés ont des stubs dans la disposition du PCB.

Le creux dans ce graphique limite le taux de transfert de données à toute valeur correspondant à une fréquence de Nyquist d'environ 8 GHz (ou 16 Gbps pour une signalisation 2-niveaux/NRZ). Cela serait acceptable pour PCIe Gen4 mais pas pour Gen5. Si nous voulions totalement éliminer cette perte ou réutiliser cette conception avec une interface Gen5, alors la disposition devrait être modifiée.

Investigation et Changements Supplémentaires

Certaines options pour changer la disposition incluent :

1. Raccordez les broches du connecteur aux condensateurs sur la couche arrière à travers des vias : Bien qu'il y ait quelques transitions de via supplémentaires, la connexion se ferait à partir de la couche arrière et à travers des vias vers les condensateurs, éliminant ainsi efficacement les stubs sans nécessiter de perçage arrière.
2. Remplacez le connecteur par un équivalent CMS : Cela éliminerait totalement les stubs sans nécessiter de transitions à deux couches à travers les broches du connecteur et les vias. C'est également la solution la plus simple car elle ne nécessite aucun échange de composants, bien qu'elle nécessite un peu de reroutage.
3. Percez à l'arrière tous les stubs : Cela entraîne des coûts supplémentaires et laissera une petite quantité de stub (généralement environ 10 mil), donc c'est mieux utilisé lorsque les stubs sont très longs.

Si la disposition est déjà complète, les options #1 et #2 sont généralement les meilleures car elles pourraient nécessiter le moins de retravail, bien que #2 dépendra de ce qui se trouve dans les couches inférieures. Pour l'option #1, voici un exemple de connecteur avec montage CMS. L'option #3 est appropriée si vous êtes prêt à payer les coûts de perçage à profondeur contrôlée pendant la fabrication.

On pourrait s'attendre à ce type de comportement, où un problème d'intégrité de signal comme une perte élevée ou une réflexion importante est observé autour de fréquences spécifiques, peut provenir de stubs qui résonnent fortement lorsqu'ils sont excités. Pour évaluer pourquoi cela pourrait se produire dans un canal différentiel, il est nécessaire de calculer l'ensemble des résonances structurelles dans la structure du stub de via. Un guide montrant comment cela est réalisé peut être trouvé dans la vidéo ci-dessous.

Lorsque vous avez besoin d'évaluer votre conception dans un flux de travail complet de simulation, utilisez l'ensemble complet des fonctionnalités de conception, de mise en page et de simulation de PCB dans Altium Designer®. Lorsque vous devez examiner les problèmes d'intégrité de signal et extraire les paramètres S de vos systèmes, vous pouvez utiliser l'extension EDB Exporter pour importer une conception dans les solveurs de champ Ansys et effectuer une gamme de simulations SI/PI. Lorsque vous avez terminé votre conception et que vous souhaitez envoyer les fichiers à votre fabricant, la plateforme Altium 365™ facilite la collaboration et le partage de vos projets.

Nous n'avons fait qu'effleurer les possibilités offertes par Altium Designer sur Altium 365. Commencez votre essai gratuit d'Altium Designer + Altium 365 dès aujourd'hui.