Selon les normes IPC-2226, il existe plusieurs empilements de PCB standard utilisés pour supporter le routage de PCB HDI, ce qui permet ensuite le routage de traces dans des composants BGA à pas fin. La plupart des constructions d'empilement de PCB HDI standard utilisent une via enterrée (core) et/ou une via traversante touchant toutes les couches. Les empilements de PCB HDI standard peuvent également utiliser des vias sautées sur la couche de surface en plus des microvias aveugles/enterrées standard afin de permettre aux évasements de BGA d'accéder aux couches internes d'un PCB.
Avec des PCB contenant encore plus de couches et devenant plus minces que jamais, de nouvelles techniques sont utilisées pour augmenter la densité d'interconnexion. Le style de routage et de conception d'empilement HDI le plus complexe utilisé aujourd'hui est appelé interconnexion de chaque couche (ELIC). Ce style de routage suit une idée simple : étendre les microvias à travers tout l'empilement du PCB afin que les signaux puissent être routés sur des interconnexions à haute densité entre n'importe quel ensemble de couches dans le PCB. Cela peut sembler être une permission anodine, mais cela impose des contraintes sur le processus de fabrication et les ensembles de matériaux utilisés pour construire le PCB. Nous examinerons plus en détail ELIC dans cet article.
ELIC est parfois désigné comme un HDI à toutes les couches, signifiant que les signaux peuvent être routés sur des interconnexions à haute densité entre n'importe quelle couche dans l'empilement. Ces PCB HDI avancés contiennent plusieurs couches de microvias empilés remplis de cuivre qui permettent des interconnexions encore plus complexes. Lors de l'utilisation d'ELIC sur une carte HDI, chaque couche possède ses propres microvias percés au laser et remplis de cuivre. ELIC utilise uniquement des microvias empilés et remplis de cuivre pour réaliser des connexions à travers chaque couche. Cela permet de réaliser des connexions entre n'importe quelles deux couches de la PCB une fois les couches empilées. Non seulement cela offre un niveau de flexibilité accru, mais cela permet également aux concepteurs de maximiser la densité d'interconnexion sur n'importe quelle couche.
L'image ci-dessous montre une vue en coupe latérale d'un empilement HDI ELIC. Cette image de microsection contient des microvias empilés à travers l'empilement de la PCB, mais elle pourrait également contenir des microvias décalés dans différentes régions.
Les vias traversants ne sont plus nécessaires puisque toutes les connexions entre les cartes sont fabriquées lors de la construction initiale. Puisque ELIC utilise une structure remplie de cuivre, les techniques de placage pour les vias remplis (par exemple, VIPPO) ne sont pas requises. Cette configuration particulière va à l'encontre de l'avertissement de l'IPC sur la fiabilité des microvias car nous avons empilé des microvias couvrant l'ensemble du stackup du PCB. Tous les fabricants ne peuvent pas garantir le rendement des PCB ELIC sans défauts latents dus au reflow. Soyez prudent lors de la sélection d'un fabricant qui peut fournir ces garanties et assurez-vous de mettre en œuvre leurs règles de DFM pour garantir que votre carte passera les critères de qualité et d'acceptation.
Le processus de fabrication ELIC commence avec un cœur ultra-mince avec des microvias percés au laser et une base solide remplie de cuivre. Après que le microvia initial sur une couche interne soit rempli de cuivre, la couche diélectrique suivante est ajoutée par laminage séquentiel. Le perçage au laser est appliqué à la nouvelle couche pour construire le stackup du PCB ELIC, suivi par le remplissage des vias de cette couche avec du cuivre. Ceci est répété jusqu'à ce que le stack souhaité soit construit avec des microvias remplis de cuivre. Le remplissage séquentiel de cuivre améliore l'intégrité structurelle de la carte et est nécessaire pour prévenir la formation de creux/vides dans les microvias intérieurs tant que la construction produit des interfaces de placage solides si des microvias empilés sont utilisés.
En général, il existe quelques règles simples de DFM à suivre lors de la planification d'un PCB HDI qui utilisera ELIC. En plus de suivre les recommandations de votre usine de fabrication HDI, assurez-vous de mettre en œuvre ces recommandations générales :
ELIC a trouvé sa place dans les PCB utilisés pour les GPU et les cartes mémoire, mais les nouveaux smartphones, tablettes et dispositifs portables peuvent également être conçus en utilisant ELIC. Ces applications ont tendance à nécessiter des composants avec un nombre élevé de broches et un pas fin. Ces cartes ont également tendance à utiliser 10 couches ou plus. Utiliser ELIC dans ces applications permet aux concepteurs de router les interconnexions requises dans des cartes avec une petite empreinte.
Les empilements de PCB ELIC sont couramment utilisés dans les applications à haute vitesse nécessitant une densité d'IO élevée, comme dans les FPGA où plusieurs interfaces sont instanciées dans le dispositif. L'ELIC peut également être utilisé dans certaines cartes devant supporter le routage RF sur des matériaux en PTFE. Dans les deux cas, le désaccord d'impédance et la perte de retour qui en résulte domineront sur ces lignes, car les routes peuvent généralement être courtes. Il est possible de router à travers les couches sans laisser de stubs dans ces cartes, car le backdrilling ne sera pas nécessaire. Cependant, à mesure que les routes s'allongent, les pertes diélectriques sur ces routes commenceront à dominer et limiteront la longueur utile de la trace. Gardez ces points à l'esprit lors de la sélection des matériaux pour votre carte HDI.
L'ELIC est également devenu courant dans certains PCB rigide-flex HDI. Les tailles de paquets ont été réduites encore davantage en combinant des PCB compatibles ELIC avec des cartes rigide-flex pliées dans un seul paquet, tant que toute région de pliage est choisie pour éviter un stress excessif sur les piles de microvias. Les techniques de conception standard pour les rubans flex s'appliquent comme elles le feraient dans d'autres applications, mais l'utilisation de l'ELIC permet d'intégrer des rubans dans des PCB plus petits.
Les couches de signal internes dans les conceptions à haute densité et à grande vitesse auront plusieurs plans de masse/d'alimentation qui peuvent aider à protéger les couches de signal les unes des autres et à réduire le diaphonie. Cela favorise la conformité CEM en protégeant contre les radiations excessives. Il existe des empilements de couches modérés qui peuvent supporter des évasements à haute densité et aider à la conformité CEM ; des stratégies de disposition créatives sur ces cartes peuvent aider à maintenir le nombre de couches de signal bas et permettent l'utilisation de masse supplémentaire, ce qui a l'effet double de réduire la diaphonie et l'EMI.
Lorsque vous êtes prêt à construire votre empilement de PCB ELIC pour votre conception avancée, utilisez les fonctionnalités de conception de pile de couches et de routage dans Altium Designer pour construire votre carte. Les outils CAO intégrés et la fonctionnalité ActiveRoute® rendent le routage HDI utilisant ELIC très simple. Lorsque vous êtes prêt à libérer ces fichiers à votre fabricant, la plateforme Altium 365™ facilite la collaboration et le partage de vos projets.
Nous n'avons fait qu'effleurer la surface de ce qui est possible avec Altium Designer sur Altium 365. Commencez votre essai gratuit d'Altium Designer + Altium 365 dès aujourd'hui.