Interconnexions à haute densité - Un guide de conception et de fabrication

CHAPITRE 1

Introduction aux interconnexions à haute densité

L'ÉVOLUTION DE L'ÉLECTRONIQUE

L'électronique est une industrie relativement nouvelle, puisqu'il n'y a que 65 ans depuis l'invention du transistor. La lampe radio a été développée il y a près de 100 ans mais a connu un essor pendant la Seconde Guerre mondiale, avec les communications, le radar, la fusion des munitions (notamment le fusible électronique altimétrique pour la première bombe atomique) et est devenue la plus grande industrie du monde. Tous les composants électroniques doivent être interconnectés et assemblés pour former une unité fonctionnelle. Le conditionnement électronique est la technologie où nous intégrons la conception et la fabrication de ces interconnexions. Depuis le début des années 1940, la plateforme de base de l'emballage électronique est la carte de circuit imprimé (PCB). Ce guide décrit les approches de conception avancées et les processus de fabrication nécessaires pour concevoir les plus complexes de ces PCB, les interconnexions à haute densité (HDI), comme illustré dans la Figure 1.

Ce chapitre présente les considérations de base, les principaux avantages et les obstacles potentiels qui doivent être pris en compte dans la sélection des méthodes d'interconnexion à haute densité. L'accent principal est mis sur les interconnexions et le câblage des composants. L'accent est mis sur la densité et les effets potentiels que la sélection des différents types de cartes HDI et des alternatives de conception pourrait avoir sur le coût et la performance de l'assemblage électronique complet.

Depuis les années 50, les circuits imprimés sont devenus monnaie courante, la densité et la complexité des interconnexions ont rapidement augmenté, mais pas autant que lors des dix dernières années. La technologie conventionnelle des circuits imprimés est capable de répondre à la plupart des exigences actuelles. Pourtant, il existe un groupe croissant de produits désignés sous le nom d'"Interconnexions à Haute Densité" (HDI pour faire court) qui sont utilisés pour créer des interconnexions encore plus denses, et ce sont ces derniers qui font l'objet de ce Guide.

Tendances des Interconnexions

Les moteurs des interconnexions à plus haute densité se répartissent en trois catégories ; plateformes, performance et composants :

Plateformes

Avec des marchés en rapide croissance pour des produits tels que les téléphones mobiles, les appareils numériques et les ordinateurs portables, tous représentant de nouvelles opportunités. HDI rend possible la réduction de taille et de poids de l'électronique.

Performance 

Avec la diminution des temps de montée des semi-conducteurs, et plus de communications RF et micro-ondes, à des fréquences allant jusqu'à 80 GHz dans certains domaines des télécoms.

Composants 

L'évolution de la technologie du silicium avec des transistors plus petits et des temps de montée plus rapides conduit au défi de fournir plus de connexions dans une empreinte plus petite, ce qui équivaut à plus de connexions par unité de surface.

Toutes ces tendances créent une demande pour des interconnexions plus denses, avec des dimensions de pistes et d'espaces plus petites, des vias plus petits et plus de vias enterrés. Bien que cela ne soit pas nécessairement accompagné d'un changement dans les pratiques de conception de cartes, les constructions conventionnelles peuvent atteindre leurs limites et la conception de constructions HDI nécessite une réévaluation des stratégies de conception.

FIGURE 1. L'électronique a évolué en densité depuis les années 1940, jusqu'à l'état actuel des interconnexions haute densité qui incluent l'empilement 3D et les composants intégrés.

PLATEFORMES MULTICOUCHES HDI

Le HDI est un marché d'application de PWB si vaste et en croissance, qu'il existe au moins trois (3) différentes plateformes HDI qui le composent. Ces quatre plateformes sont 1. Modules de substrats & interposeurs ; 2. Portables ; et 3. Haute performance.

Modules de Substrats & Interposeurs

Cette technologie est utilisée pour les substrats pouvant être connectés par flip chip ou par liaison filaire. Les microvias permettent d'augmenter la densité nécessaire pour s'échapper des puces flip chip à haute densité. Les matériaux diélectriques sont les films nouvellement conçus. Un exemple typique est visible dans la Figure 2. Les modules sont de petits substrats qui peuvent avoir leurs circuits intégrés connectés par fil, montés en flip chip ou TAB, ou peuvent utiliser des CSP à pas fin. Les composants discrets sont typiquement très petits, comme les 0201 ou 01005, et peuvent même être intégrés. Les règles de conception sont généralement plus grossières que celles du substrat d'un seul CI, puisque le module peut être plus grand qu'un seul boîtier de CI. 

Portables

Les appareils portables et les produits de consommation miniaturisés sont à la pointe de la technologie HDI. Les conceptions denses offrent des facteurs de forme petits et des caractéristiques très denses, y compris des empreintes micro-BGA et flip chip. L'application la plus répandue est actuellement les téléphones mobiles. Un produit de téléphone mobile typique (Motorola MicroTack et l'Apple iPhoneX) est présenté dans les Figures 3.

Haute Performance 

Cette technologie est utilisée pour les cartes à nombre élevé de couches avec des composants à haute I/O ou à petit pas. Une carte à via enterrée n'est pas toujours nécessaire. Les microvias sont utilisés pour former la zone d'échappement des composants denses (haute I/O, micro BGA). Le diélectrique est renforcé par une feuille enduite de résine, des préimprégnés renforcés et des noyaux, ainsi que des stratifiés haute performance. Un exemple typique est visible dans la Figure 4. Une 4ème plateforme possible à développer est celle des 'composants intégrés', visible dans la Figure 5.

FIGURE 2. Modules haute densité pour a. substrats de flip chip et b. Télécom

FIGURE 3. Une complexité et une densité toujours croissantes caractérisent les cartes HDI utilisées dans les téléphones mobiles de 1994 à aujourd'hui.

FIGURE 4. Une carte télécom à haute fiabilité pour un contrôleur de réseau optique triple OC-192 (10 Gb/s). La construction est en stratifiés à faible perte et utilise une structure HDI 1+6+1.

FIGURE 5. L'utilisation typique de microvias pour connecter divers condensateurs et résistances intégrés.

AMÉLIORATIONS DE PERFORMANCE

Lorsque des améliorations de performance sont requises pour les PWB, le HDI est le principal contributeur. En plus de rendre le PWB plus petit, plus léger et plus fin, il aura une performance électrique supérieure. Certaines de ces améliorations sont :

• Ordre de grandeur inférieur pour les parasites électriques des vias
• Stubs minimaux 
• Rail de tension stable
• Suppression des condensateurs de découplage
• Réduction du diaphonie et du bruit
• RFI / EMI nettement inférieurs
• Plans de masse plus proches
• Opportunités pour la capacitance distribuée (PWR/GND)
• Plans de masse en surface avec vias dans les pads réduisent les émissions et la radiation

À mesure que les fabs de semi-conducteurs réduisent la taille de leurs dispositifs, la physique permet des temps de montée / descente plus rapides. Cela se manifeste par une performance à haute fréquence. Mais avec des dispositifs plus petits vient un nombre plus élevé sur une puce et une dissipation de chaleur plus importante. Avec une réduction de la tension d'alimentation pour minimiser la dissipation de puissance, ce qui en résulte est d'augmenter la sensibilité des circuits à diverses formes de bruit et de perte de force de signal. Les stratifiés haute performance ont toujours été l'une des exigences. De plus, l'amélioration des processus de fabrication de microvias améliore également la performance à haute fréquence. Les microvias ont presque 1/10 des parasites des THs. Les structures de véhicules de test peuvent valider la réduction de l'inductance dans les microvias, et lorsqu'elles sont combinées avec des condensateurs de découplage à faible inductance, et des vias dans les pads, montrent les mérites de la réduction du bruit, en particulier pour la logique à haute vitesse.

ACCÈS AUX COMPOSANTS AVANCÉS (PIÈCES)

L'industrie des semi-conducteurs est le moteur principal de l'électronique. Des géométries de portes plus petites et un nombre total de portes plus élevé permettent de réaliser plus de fonctions – et plus rapidement. Avec des plaquettes plus grandes, les prix continuent de chuter. 

Le conditionnement des circuits intégrés, comme un dispositif à pas de 0,80 et 0,65 mm, bénéficie des technologies PCB telles que HDI, mais l'utilisation de dispositifs à pas de 0,8 mm et plus petits est le domaine où HDI commence réellement à offrir des avantages. Les vias aveugles économisent de l'espace sur les couches internes et ont des terres de via réduites, ainsi que la possibilité de faire des via-in-pads. Typiques de ces dispositifs sont le processeur de signal numérique (DSP) de 953 broches, à pas de 0,65 mm, vu dans la Figure 6a ou le DSP de 498 broches montré dans la Figure 6b. Les autres nouveaux composants devenant plus répandus sont ceux avec un très grand nombre de broches, d'environ 600 à 2500 broches, même à des pas de 1,00 et 0,8 mm. Bien que certains de ces composants soient des commutateurs numériques de télécommunications (Figure 6c), la grande majorité sont les nouveaux réseaux de portes programmables sur site (FPGA). Les produits actuels d'Actel, Infineon, Xilinx et Altera ont des boîtiers avec 456, 564, 692, 804, 860, 996, 1020, 1164, 1296, 1303, 1417, 1508, 1696 et 1764 broches. Des FPGA de plus de 2000 broches sont en cours de conception !

FIGURE 6. a. Des dispositifs à pas fin comme ce microprocesseur de 953 broches - 0.65 mm de pas, b. le dispositif DSP de 498 broches à 0.5 mm ou c. le contrôleur de 480 broches @ 0.4 mm, même le d. 182 broches @ 0.25 mm nécessitent des microvias. e. Le commutateur numérique de 2577 broches - 1.0 mm de pas nécessite maintenant des microvias pour les connecter sur un circuit imprimé.

OPPORTUNITÉS HDI

D'autres avantages de l'utilisation des technologies HDI peuvent provenir de la facilité de conception résultant en un temps de mise sur le marché plus rapide et de sa fiabilité améliorée.

Temps de mise sur le marché plus rapide

Le temps de mise sur le marché plus rapide découle de la facilité de placement des composants utilisant des vias aveugles ou des via-in-pads. D'autres efficacités de conception découlent de l'espacement plus petit, des améliorations des sorties BGA, du routage des boulevards (voir Chapitre 4), et de la facilité d'autoroutage utilisant des vias aveugles/enterrées plutôt que des vias traversantes. Les temps de conception du système global peuvent être réduits en raison de la performance électrique améliorée des vias aveugles au lieu des vias TH, moins de révisions seront nécessaires en raison de l'intégrité du signal et de la réduction du bruit.

Fiabilité améliorée

Des tests de fiabilité approfondis ont été réalisés par l'IPC-ITRI à la fin des années 1990 concernant la fiabilité des microvias. [1]  D'autres groupes (comme HDPUG & NASA-JPL) ont également produit des rapports sur la fiabilité supérieure des vias aveugles petites par rapport aux vias traversants (TH). [2]  Comprendre le « POURQUOI » est assez simple !  Le rapport d'aspect (AR - rapport profondeur à diamètre) des vias est inférieur à (<) 1:1 comparé aux TH avec un AR de >6:1 (+) pouvant atteindre jusqu'à 20:1. Cela résulte de l'utilisation de matériaux fins et de matériaux à faible TCE (Coefficient de Dilatation Thermique) sur l'axe Z dans les HDI (voir Chapitre 2). Les matériaux HDI sont nombreux et dépassent en variété le stratifié multicouche, ainsi ils sont couverts par la norme IPC IPC-4104A et non IPC-4101B. Si les vias aveugles sont correctement percés et plaqués, alors ils résisteront à de nombreux cycles thermiques comme les TH typiques (voir Chapitre 6) 

Les matériaux HDI fins sont donc bien adaptés pour le transfert de chaleur thermique et cela est également couvert dans les normes de conception HDI de l'IPC, IPC-2226.

Coût Inférieur

Les chapitres 4 et 5 discuteront en détail du processus de conception amélioré pour les PWB HDI. Bien planifié et exécuté, un multilayer HDI peut être moins coûteux que l'alternative de carte TH. Comme illustré dans la Figure 4, le Benchmark d'un multilayer TH à 14 couches à haute vitesse et à impédance contrôlée par rapport à un multilayer HDI à 8 couches. En utilisant pleinement le côté secondaire du PWB, 40 % moins de surface était nécessaire pour connecter tous les composants, en plus de 6 couches en moins.

PRÉVISIBILITÉ OU “COMBIEN CELA VA-T-IL COÛTER ?” ET LE BESOIN DE MODÈLES DE CONCEPTION

Prévisibilité

Les clients ont besoin de connaître la superposition HDI, les règles de conception et le PRIX, AVANT de commencer le projet ou la conception de la carte.

Les fabricants peuvent citer le design APRÈS qu'il soit conçu, mais sans les chiffres à l'avance - personne ne peut se permettre de perdre du temps à avancer à tâtons. L'idée que, “Les microvias coûtent plus cher !” est celle de ne pas savoir comment concevoir correctement une carte HDI.

L'un des avantages du Benchmarking HDI au cours des 37 dernières années a été le graphique de comparaison entre TH et HDI vu dans la Figure 7. La comparaison Prix / Densité. Les deux variables clés sont RCI, une monnaie de comparaison, normalisée au prix réel d'un multicouche de 8 couches et DEN, le nombre moyen de broches sur une carte divisé par la longueur et la largeur de la carte.

FIGURE 7. Comparaison Prix / Densité TH versus HDI. L'Indice de Coût Relatif (RCI) et le prédicteur de DENSité (broches/pouce carré) fournissent une comparaison rapide des couches TH (colonne A) aux structures HDI équivalentes (colonnes B – G).

Les RCIs dans la matrice sont les nombres de « Base » (ou minimums) pour les coûts. Mais le nombre « Plafond » pour une gamme est hors de notre capacité de calcul ou de configuration à ce moment. Tout dépend des différents facteurs dans la conception. Les rendements sont très sensibles au diamètre min., aux anneaux annulaires, à la trace min. et à l'espacement, aux épaisseurs des matériaux, au nombre total de trous et à leur densité. D'autres facteurs de coût tels que la finition finale, le remplissage des trous et les tolérances affecteront le prix. J'ai ajouté une colonne pour la « Densité » (DEN). C'est le Nombre Maximum de Connexions Électriques (appelées « broches ») par pouce carré de surface (pour les deux côtés). Les lignes en pointillés sont des PCBs « Équivalents ». Ainsi, par exemple, un panneau de 18 couches TH (trou traversant-colonne A) avec une moyenne de 100 « broches » par pouce carré aurait pu être conçu comme un panneau HDI de 10 couches (1+8+1-colonne C) car il peut gérer 210 « broches » par pouce carré (p/si). Ou, il aurait pu être conçu comme un panneau HDI de 6 couches avec 2+2+2 (colonne E, également 200 p/si).

Le RCI ne montre pas les économies de coûts « Absolues » dans cet exemple. L'économie de coût « Relative » est de 28,1 % pour le 10 couches et de 20,5 % pour les équivalents HDI à 6 couches. Mais un circuit imprimé plus petit pourrait résulter en plus de circuits par panneau et le « PRIX » serait encore plus bas que les chiffres mentionnés ci-dessus. Dans la gamme de 8L à 18L, les circuits HDI, en particulier les 2+N+2, NE sont PAS l'équivalent des circuits TH de 8L à 18L, ils représentent des circuits avec une densité de 12X à 20X celle des circuits TH.

Cette matrice est basée sur le FR-4. Cela a deux implications importantes. L'échelle RCI TH (de 4L à 16L) représente une tarification compétitive établie par la Chine. Cette échelle est déprimée par rapport à la tarification HDI. Ainsi, la tarification HDI, si elle est égale ou inférieure, est très compétitive. Si le matériau de construction n'est PAS du FR-4, mais un matériau plus coûteux, à faible Dk ou à faible Dj, alors les économies réalisées grâce au HDI seront BEAUCOUP PLUS IMPORTANTES à mesure que vous réduisez les couches !

CHAPITRE 2

MATÉRIAUX POUR LES INTERCONNEXIONS À HAUTE DENSITÉ (HDI)

Dans ce chapitre, nous discuterons des matériaux utilisés pour fabriquer les circuits HDI. Plusieurs bonnes ressources existent sur le sujet des matériaux pour les PCB (comme le Printed Circuit Handbook édité par Holden & Coombs), donc nous nous concentrerons sur ces matériaux qui sont spécifiques aux HDI. 

Le marché actuel des matériaux HDI dans le monde a été estimé par BPA Consulting Ltd. à 83 millions de mètres carrés. La répartition par BPA Consulting des onze (11) matériaux HDI utilisés, par ordre d'utilisation :

• Pré-imprégnés perforables au laser-40,4%
• RCC-28,3%
• Pré-imprégnés conventionnels-17,2%
• ABFilm-5,0%
• Epoxy-3,3%
• Autre-3,2%
• BT-1,8%
• Aramide-0,4%
• Polyimide-0,3%
• Film sec photo-0,1%
• Liquide photo-~0,0%

Les principaux composants matériels des PCB sont la résine polymère (diélectrique) avec ou sans charges, renforcement, et feuille de métal. Une construction typique est montrée dans la Figure 1. Pour former un PCB, des couches alternées de diélectrique, avec ou sans renforcement, sont empilées entre les couches de feuille de métal.

La majorité des matériaux sont en époxy, mais certains sont en BT, PPE, ester de cyanate et acrylates modifiés. Les matériaux les plus récents sont le nombre croissant de pré-imprégnés pouvant être percés au laser.

FIGURE 1. Construction d'un stratifié PWB [Source : PC Handbook, 7e éd.]

DIELECTRIQUES ET ISOLANTS

La résine principale de l'industrie a été la résine époxy. L'époxy a été un élément de base en raison de son coût relativement bas, de son excellente adhésion (à la fois aux feuilles de métal et à elle-même), et de ses bonnes propriétés thermiques, mécaniques et électriques. Alors que les demandes pour de meilleures performances électriques, la capacité à résister aux températures de soudure sans plomb (voir Tableau 1) et la conformité environnementale sont apparues, la chimie de base de l'époxy a été considérablement modifiée au fil des ans. 

Les époxydes sont des résines thermodurcissables et utilisent des durcisseurs et des catalyseurs pour faciliter les réactions de réticulation qui conduisent au produit final durci. Les époxydes sont également intrinsèquement inflammables, donc des retardateurs de flamme sont incorporés dans la résine pour réduire considérablement l'inflammabilité. Traditionnellement, l'agent de durcissement principal était le Dicy, mais maintenant divers composés phénoliques sont utilisés. Les composés traditionnels de brome (c.-à-d., TBBA) utilisés comme retardateurs de flamme sont remplacés par d'autres composés tels que ceux contenant du phosphore en raison des préoccupations concernant le brome qui se retrouve dans l'environnement lorsque les PCB sont jetés. De nombreuses entreprises ont adopté une exigence « Sans Halogène » en prévision d'une interdiction éventuelle ou pour l'apparence d'être « vert ».

TABLEAU 1. Les quatre caractéristiques thermiques importantes d’un stratifié « sans plomb » et STII.

FIGURE 2. Quelques valeurs de STII de stratifiés communs.

D'autres résines couramment utilisées sont généralement choisies pour pallier certains défauts des systèmes à base de résine époxy. Le BT-Époxy est courant pour les boîtiers de puces organiques en raison de sa stabilité thermique, tandis que les résines de polyimide et d'ester de cyanate sont utilisées pour de meilleures propriétés électriques (Dk et Df plus faibles) ainsi que pour une meilleure stabilité thermique. Parfois, elles sont mélangées avec de l'époxy pour réduire les coûts et améliorer les propriétés mécaniques. Une propriété thermique importante pour l'assemblage sans plomb est le STII et certaines valeurs de laminés sont présentées dans la Figure 2.

Outre les résines thermodurcissables, les résines thermoplastiques sont utilisées, y compris le polyimide et le polytétrafluoroéthylène (PTFE). Contrairement à la version thermoplastique du polyimide qui est relativement fragile, la version thermodurcissable est flexible et est fournie sous forme de film. Elle est typiquement utilisée pour fabriquer des circuits flexibles ainsi que les circuits combinés appelés rigide-flex. Elle est également plus coûteuse que l'époxy et n'est utilisée que selon les besoins.

Pour vous aider dans votre choix du stratifié approprié pour les HDI, la Figure 3 montre une sélection de stratifiés du monde entier et leur équivalence. 

FIGURE 3. Tableau de substitution des stratifiés pour de nombreux stratifiés de PCB

MATÉRIAUX RENFORCÉS

Fibre de verre conventionnelle et perforable au laser

La plupart des matériaux diélectriques utilisés pour fabriquer des cartes de circuits imprimés intègrent un renforcement dans le système de résine. Le renforcement prend généralement la forme de fibre de verre tissée. La fibre de verre tissée est comme tout autre tissu, composée de filaments individuels entrelacés sur un métier à tisser. En utilisant des filaments de différents diamètres et différents motifs de tissage, différents styles de tissu de verre sont créés.

La fibre de verre ajoute à la fois une durabilité mécanique et thermique au diélectrique, mais elle présente certains problèmes lorsqu'elle est utilisée dans des constructions HDI. La figure 5 montre que le tissu de verre est tissé, et le tableau indique les styles, les fils et les épaisseurs de ces fils. Lorsque des lasers sont utilisés pour créer les vias, la différence de taux d'ablation entre la fibre de verre et la résine environnante peut causer une mauvaise qualité de trou. De plus, puisque le tissu de fibre de verre n'est pas uniforme en raison de zones sans verre, de zones avec un brin, et des intersections de brins (également connues sous le nom de jointures), il est difficile de définir des paramètres de perçage pour toutes ces régions. Habituellement, le perçage est configuré pour la région la plus difficile à percer, qui est la zone des jointures. 

Les fabricants de fibre de verre ont créé des diélectriques dits perforables au laser en étalant les fils dans les deux directions et en rendant le tissu plus uniforme, ce qui minimise les zones sans fibre de verre ainsi que la zone de jointure. La figure 4 montre les 12 LDP actuellement disponibles et leurs propriétés. Il faut toujours plus d'énergie pour pénétrer la fibre de verre que la résine, mais désormais, les paramètres de perçage peuvent être optimisés pour obtenir des résultats cohérents sur l'ensemble du panneau. 

FIGURE 4.  Tableau des spécifications de tissu pour la fibre de verre perforable au laser.

RCCs

Foil de Cuivre Revêtu de Résine (RCC)

Les limitations des diélectriques renforcés par fibre de verre ont incité les entreprises à rechercher des solutions diélectriques alternatives. En plus des problèmes de perçage au laser (qualité de trou médiocre et longs temps de perçage), l'épaisseur de la fibre de verre tissée limitait l'amincissement possible des PCB. Pour surmonter ces problèmes, le feuillard de cuivre a été utilisé comme support pour le diélectrique afin qu'il puisse ensuite être intégré dans le PCB. Ces matériaux sont appelés « Cuivre Revêtu de Résine » ou RCC. Le feuillard RCC est fabriqué en utilisant un processus de laminage continu.

FIGURE 5.  Photos de toiles de fibre de verre standard et perforables au laser

Le cuivre passe par une tête de revêtement et la résine est déposée sur le côté traité du cuivre. Il passe ensuite par des fours de séchage et est partiellement durci ou « B » mis en scène, ce qui lui permettra de couler et de remplir les zones autour du circuit interne et de se lier au noyau. Les systèmes de résine sont généralement modifiés avec un restricteur de flux pour éviter un excès d'expulsion pendant le processus de laminage. 

La plupart du feuillard RCC est fabriqué de cette manière, mais il existe des types supplémentaires. L'un de ces types est un produit en deux étapes (Figure 6). Après que la première couche de résine est appliquée, elle passe à nouveau dans l'enducteur pour ajouter une seconde couche. Pendant la seconde application, la première couche est complètement durcie, tandis que la seconde couche est « B » mise en scène. L'avantage de ce processus est que la première étape agit comme un arrêt dur et garantit une épaisseur minimale entre les couches. L'inconvénient est que le produit est plus cher que la version à une seule couche.

Pour tous les avantages du feuillard RCC, il existe des préoccupations concernant le manque de renforcement en termes de stabilité dimensionnelle et de contrôle de l'épaisseur. Un nouveau matériau a été développé pour répondre à ces préoccupations. Le MHCG de Mitsui Mining and Smelting intègre un verre époxy ultramince (soit 1015 soit 1027) pendant le processus de revêtement de résine. Le verre époxy est si fin qu'il ne peut pas être transformé en préimprégné puisqu'il ne peut pas passer par une tour de traitement comme le verre époxy traditionnel. Il existe également un RCC en polyimide / époxy disponible. 

Le verre époxy n'affecte pas significativement le perçage au laser, mais il fournit une stabilité dimensionnelle égale ou supérieure à celle du préimprégné standard. Des couches diélectriques aussi minces que 25 microns sont désormais disponibles, permettant des produits multicouches très fins. 

Le coût est un autre aspect du feuillard RCC qui préoccupe. Les feuillards RCC coûtent presque toujours plus cher que la combinaison équivalente préimprégné/feuille de cuivre. Cependant, le feuillard RCC peut en réalité aboutir à un produit moins cher lorsque le temps de perçage au laser est pris en compte. À mesure que le nombre de trous et la taille de la zone augmentent, le débit amélioré des perceuses laser compense plus que le coût accru du feuillard RCC.

FIGURE 6.  Quatre styles disponibles de cuivre revêtu de résine (feuillard)

AUTRES DIÉLECTRIQUES

L'époxy liquide optimisé peut offrir le coût le plus bas parmi tous les diélectriques pour les HDI. Il est également le plus facile à appliquer en couches minces pour le câblage à lignes fines. Il peut être appliqué par impression à l'écran, enduction verticale ou horizontale, enduction par ménisque ou par rideau. La marque Taiyo Ink est la plus utilisée mais Tamura, Tokyo Ohka Kogyo et Asahi Denka Kogyo ont également des produits.

Éthers de Polyphényle/Oxyde de Polyphénylène :  P.M > 288° C sont des thermoplastiques d'Éthers de Polyphényle (PPE) ou d'Oxyde de Polyphénylène (PPO) avec des points de fusion bien au-dessus de 288°-316° C. Les mélanges PPO/Époxy ont un Tg >180° C avec des températures de décomposition plus élevées. Leur popularité réside dans leur excellente performance électrique, due à des constantes diélectriques et des tangentes de perte plus faibles que beaucoup de thermodurcissables comme l'époxy et le BT, avec une faible absorption d'eau. Leurs points de fusion élevés et leur résistance chimique rendent le désémaillage un processus critique.

PROPRIÉTÉS ÉLECTRIQUES

La figure 7 montre les constantes diélectriques (Dk) et les facteurs de dissipation (Dj) des diélectriques populaires, y compris ceux adaptés pour la logique à très haute vitesse. Le tableau 2 liste d'autres caractéristiques électriques liées à la performance à haute vitesse pour la conception HDI.

FIGURE 7.  Les caractéristiques électriques de divers stratifiés par leur constante diélectrique et facteur de dissipation

TABLEAU 2.  Autres considérations importantes de performance électrique lors de la conception de circuits à haute vitesse.

PERMETTRE DES TRACES ET ESPACES FINES

Pour la logique à très haute vitesse, les signaux se déplacent à la surface du conducteur (l'Effet de Peau). Les feuilles de cuivre lisses permettent la fabrication de traces et espaces très fins avec moins de pertes de cuivre. (Voir Figure 8)  dans la Figure 9, des traces ultra-fines sont possibles avec les feuilles de cuivre de 5 microns et 3 microns, ou avec un processus mSAP.

FIGURE 8.  Le traitement de la feuille pour l'adhésion se présente en quatre profils et est important pour les pertes de cuivre (effet de peau)

FIGURE 9.  Une feuille de cuivre très mince et lisse peut permettre des traces et espaces très fins (8um/8um)

Les matériaux pour les Interconnexions à Haute Densité sont un sujet sérieux pour les concepteurs de PCB et les Ingénieurs Électriques. Plusieurs bonnes ressources existent sur le sujet des matériaux pour les PCBs et l'accent ici a été mis sur les Matériaux HDI pour aider l'ingénieur à concevoir des cartes de circuits imprimés.

CHAPITRE 3 

Processus de Fabrication HDI

FABRICATION HDI INITIALE

Les circuits imprimés à interconnexion haute densité ont réellement commencé en 1980, lorsque les chercheurs ont commencé à explorer des moyens de réduire la taille des vias. Le premier innovateur n'est pas connu, mais certains des pionniers les plus précoces incluent Larry Burgess de MicroPak Laboratories (développeur de LaserVia), le Dr Charles Bauer chez Tektronix (qui a produit des vias photodiélectriques), et le Dr Walter Schmidt chez Contraves (qui a développé des vias gravés au plasma).

La première production de circuits imprimés superposés ou séquentiels est apparue en 1984, commençant avec les cartes informatiques FINSTRATE de HewlettPackard percées au laser, suivies en 1991 au Japon avec les circuits laminaires de surface (SLC) par IBM-YASU et en Suisse avec DYCOstrate par Dyconex. La figure 1 montre l'une de ces premières cartes FINSTRATE de Hewlett Packard, sur la couverture du Journal de Hewlett-Packard (1983).

HP Finstrate Laser-Via

HP n'avait pas l'intention de développer des microvias percés au laser. Ils étaient le résultat du rétro-ingénierie de leur nouveau chip micro-ordinateur 32 bits. Ils l'ont appelé le chip « FOCUS », un microprocesseur 32 bits développé en NMOS-III, qui a la caractéristique d'être très gourmand en courant. L'une des premières surprises avec ce nouveau microprocesseur était qu'il ne pouvait pas alimenter l'inductance d'un via traversant standard de 0,3 mm de diamètre dans une carte de 1,6 mm d'épaisseur. Il ne pouvait alimenter que 20-30 nHenrys d'inductance, soit un via aveugle de 0,125 mm. La deuxième surprise était qu'il n'avait pas l'énergie pour alimenter les pertes normales de FR-4 (Dj=0.020), donc du polytétrafluoroéthylène (PTFE) pur a été utilisé. La nécessité de refroidissement du CI a requis une carte à âme métallique avec des microvias aveugles très petits et un diélectrique à très faible perte. La carte résultante était une technologie de construction à âme de cuivre qui avait des circuits intégrés (CI) liés directement par fil. 

FIGURE 1. Le premier PCB microvia en production générale. Le FINSTRATE de Hewlett Packard a été mis en production en 1984. Il s'agissait d'une technologie de construction sur noyau de cuivre avec du PTFE pur comme diélectrique, qui avait des circuits intégrés (CI) reliés directement par soudure. 

Photo-via IBM SLC

Depuis l'introduction de la technologie SLC d'IBM en 1991, de nombreuses variations de méthodes pour la production de masse de cartes de câblage HDI ont été développées et mises en œuvre, jugées en termes de volume produit, la technologie de perçage au laser est celle qui prévaut. D'autres méthodes sont encore utilisées par un certain nombre de fabricants de PWB, mais à une échelle beaucoup plus réduite.

Cependant, un accent plus important sera mis sur le processus de perçage au laser (via laser par la suite) puisqu'il s'agit du processus le plus populaire aujourd'hui et il semble que sa popularité va croître à l'avenir. Il faut comprendre que la formation de trous de via n'est qu'un élément de la fabrication des cartes de câblage HDI. La fabrication de cartes de câblage HDI avec des trous microvia implique de nombreux processus non communs à la fabrication de cartes conventionnelles. 

Les bases de la fabrication HDI

La figure 2 montre la décomposition du processus de fabrication des Technologies de Construction Séquentielle (SBU) ou des Interconnexions à Haute Densité. Les trois éléments de base sont :

• Format diélectrique 
• Formation de via 
• Méthodes de métallisation

FIGURE 2. La technologie de construction séquentielle (HDI) présente trois caractéristiques principales : Format diélectrique, Formation de via et Méthodes de métallisation (Avec l'aimable autorisation de DuPont.)

Le processus de fabrication pour chaque technologie de microvia commence avec un noyau de base, qui peut être une simple carte double face portant des plans de masse et d'alimentation, ou une carte multicouche portant un motif de signal en plus des plans de masse et d'alimentation. Le noyau a généralement des trous métallisés (PTH). Ces PTH deviennent des BVH. Un tel noyau est souvent appelé un noyau actif.

Diélectriques et Isolants

Un aperçu des matériaux diélectriques et conducteurs appliqués utilisés dans la fabrication de microvia est couvert dans la norme IPC-4104A. Certains de ces diélectriques peuvent être utilisés à la fois dans l'encapsulation de puces et les applications HDI de PWB. Des renvois sont faits aux spécifications matérielles pertinentes de la spécification IPC/JPCA-4104 pour les matériaux HDI et microvia.

La sélection des matériaux doit répondre à ces questions :

• La chimie utilisée par le diélectrique est-elle compatible avec la chimie actuellement utilisée par le matériau du substrat de base ?
• Le diélectrique aura-t-il une adhérence acceptable du cuivre plaqué ? (De nombreux fabricants d'équipement d'origine [OEM] souhaitent >6 lb./in. [1.08 kgm/ cm] pour 1 oz. [35.6 µm] de cuivre.)
• Le diélectrique fournira-t-il un espacement diélectrique adéquat et fiable entre les couches métalliques ?
• Répondra-t-il aux besoins thermiques ?
• Le diélectrique offrira-t-il un Tg « élevé » souhaitable pour le câblage par fils et la retouche ?
• Survivra-t-il au choc thermique avec plusieurs couches SBU (c'est-à-dire, flottaison de soudure, cycles thermiques accélérés, multiples refusions) ?
• Aura-t-il des microvias plaquables et fiables (c'est-à-dire, aura-t-il une marge pour assurer un bon plaquage au fond du via) ?
• La sélection des matériaux doit répondre à ces questions :
• Le diélectrique utilisera-t-il une chimie compatible avec la chimie actuellement utilisée par le matériau de substrat de base ?
• Le diélectrique aura-t-il une adhérence acceptable du cuivre plaqué ? (De nombreux fabricants d'équipement d'origine [OEM] souhaitent >6 lb./in. [1.08 kgm/ cm] pour 1 oz. [35.6 µm] de cuivre.)
• Le diélectrique fournira-t-il un espacement diélectrique adéquat et fiable entre les couches métalliques ?
• Répondra-t-il aux besoins thermiques ?
• Le diélectrique fournira-t-il un Tg « élevé » souhaitable pour le câblage par fils et la retouche ?
• Survivra-t-il au choc thermique avec plusieurs couches SBU (c'est-à-dire, flottaison de soudure, cycles thermiques accélérés, multiples refusions) ?
• Aura-t-il des microvias plaquables et fiables (c'est-à-dire, aura-t-il une marge pour assurer un bon plaquage au fond du via) ?

Il existe neuf matériaux diélectriques généraux différents utilisés dans les substrats HDI. Les feuilles de spécifications IPC comme IPC-4101B et IPC-4104A couvrent beaucoup de ceux-ci, mais beaucoup ne sont pas encore spécifiés par les normes IPC. Les matériaux sont : Il existe neuf matériaux diélectriques généraux différents utilisés dans les substrats HDI. Les feuilles de spécifications IPC comme IPC-4101B et IPC-4104A couvrent beaucoup de ceux-ci, mais beaucoup ne sont pas encore spécifiés par les normes IPC. Les matériaux sont :

• Diélectriques Liquides Photosensibles
• Diélectriques en Film Sec Photosensible
•  Film Flexible en Polyimide
• Films Secs Durcis Thermiquement
• Diélectrique Liquide Durci Thermiquement
• Foil de Cuivre Revêtu de Résine (RCC), double couche et renforcé
• Noyaux FR-4 Conventionnels et Préimprégnés
• Nouveaux préimprégnés ‘spread-glass’ perforables au laser (LD)
• Thermoplastiques

Formation de Via d'Interconnexion

Cette section aborde les processus qui utilisent diverses techniques de formation de trous d'interconnexion. Le perçage de trous d'interconnexion est possible en dessous de 0,20 mm (0,008 pouce), mais le coût et la praticité découragent cette pratique. En dessous de 0,20 mm (0,008 pouce), le laser et d'autres processus de formation de vias sont plus rentables. Il existe de nombreuses méthodes différentes pour former les IVH utilisés dans les processus HDI. Le perçage au laser est le plus remarquable. Ces différentes méthodes de formation de via ont certaines limites sur la taille minimale des vias qu'elles peuvent former, ainsi que des différences significatives dans le taux de formation de via.

Perçage Mécanique

La technique la plus ancienne pour la formation de via aveugles et enterrés est le perçage mécanique et la stratification séquentielle, comme on peut le voir dans la Figure 3a et 3b. Des progrès ont été réalisés tant dans la fabrication de petits forets que dans le perçage mécanique à grande vitesse pour permettre l'utilisation de cette technique dans certaines circonstances.

FIGURE 3. Le perçage mécanique des petits vias soit par profondeur contrôlée, Figure 3a, soit par stratification séquentielle, Figure 3b, est la manière dont le HDI a commencé en production de volume.

FIGURE 4. La création de via aveugle dans un panneau PWB est normalement réalisée avec la technologie laser, mais des processus de via en masse comme la gravure chimique, le plasma ou les diélectriques photo ont également été utilisés.

Technologie des Via Laser

Le traitement des via par laser est de loin le processus de formation de trous de microvia le plus populaire. Mais ce n'est pas le processus de formation de via le plus rapide. La gravure chimique de petits via est la plus rapide, avec un taux estimé de 8 000 à 12 000 via par seconde. Cela est également vrai pour la formation de via par plasma et la formation de photovia (Figure 4). Ce sont tous des processus de formation de via en masse. Le perçage au laser est l'une des techniques de génération de microvia les plus anciennes. [1] Les longueurs d'onde de l'énergie laser se situent dans les régions infrarouge et ultraviolet. Le perçage au laser nécessite la programmation de la taille de la fluence du faisceau et de l'énergie. Des faisceaux à haute fluence peuvent couper le métal et le verre, tandis que des faisceaux à faible fluence enlèvent proprement les matières organiques mais laissent les métaux intacts. Une taille de point de faisceau aussi petite qu'environ 20 microns (

La plupart des processus laser utilisent soit des lasers CO2 soit des lasers UV, car ce sont les lasers les plus facilement disponibles et économiques. Lors de l'utilisation d'un laser CO2 pour produire des vias dans des stratifiés époxy, le cuivre doit être retiré au-dessus de la zone à ablater (Voir Figure 5). Le laser CO2 est principalement utilisé pour les stratifiés non renforcés par du verre. Cela inclut les stratifiés non supportés tels que le polyimide flexible et le feuillard de cuivre revêtu de résine (RCC^®) ainsi que les stratifiés renforcés avec des matériaux alternatifs tels que les fibres d'aramide. Les lasers CO2 TEA modifiés (Transversely Excited Atmospheric) sont spécifiquement créés pour traverser les fibres de verre en utilisant une longueur d'onde de 9 000 nm et une puissance de crête plus élevée.

Cependant, il existe de nombreuses variations. Pour le perçage des trous de microvias, il existe cinq systèmes laser : UV/Eximer, UV/Yag, CO2, Yag/CO2 et les combinaisons CO2/TCO2. Il existe également de nombreux matériaux diélectriques : RCC, résine seule (film sec ou résine liquide) et prepreg renforcé. Par conséquent, le nombre de façons de réaliser des trous de microvias par systèmes laser est déterminé par la permutation de ces cinq systèmes laser et de ces matériaux diélectriques, comme on peut le voir dans la Figure 5.

Les lasers de plus haute puissance (c.-à-d. Ultra Violet-UV) peuvent enlever le verre et le cuivre et peuvent donc être utilisés avec des laminés conventionnels, mais sont généralement plus lents pour traverser le cuivre et les fibres de verre. Plusieurs facteurs doivent être pris en compte dans le traitement des vias par laser : la précision de position des trous percés au laser (trous de microvia), les diamètres inégaux des trous, et le changement dimensionnel du panneau après la guérison diélectrique, le changement dimensionnel du panneau dû aux variations de température et d'humidité, la précision d'alignement de la machine de photo-exposition, la nature instable de l'œuvre négative, et ainsi de suite. Ceux-ci doivent être soigneusement surveillés et sont importants pour tous les processus de trous de microvia.

FIGURE 5. Les trois principaux processus d'ablation de via aveugle par laser ; c. ouverture de la fenêtre dans le feuillard de cuivre en utilisant l'UV ou des traitements spéciaux avec des lasers CO2 ; d. Gravure ouvrant une fenêtre dans le feuillard de cuivre puis l'usage du laser sur les diélectriques ; e. L'usage du laser Eximer sur le via dans les matériaux puis la métallisation du diélectrique par pulvérisation ou cuivre chimique mSAP.

Méthode de Métallisation

Le dernier processus est la métallisation des vias. Il existe quatre méthodes différentes de métallisation des IVH utilisées dans les processus HDI. Les méthodes sont :

• Cuivre par Électrodéposition et Électroless Conventionnels
• Graphite Conducteur Conventionnel ou Autres Polymères
• Électroless Complètement et Semi-Additif
• Pâtes ou Encres Conductrices (Figs. 6f et 6g)

Le laser est la méthode de production la plus courante pour les microvias à remplir avec une pâte conductrice. Les lasers sont capables d'ablater le matériau diélectrique et de s'arrêter lorsqu'ils interceptent le circuit en cuivre, ils sont donc idéalement adaptés à la création de vias aveugles contrôlés en profondeur. La figure 6 montre ces deux principaux processus de microvias. 

FIGURE 6. Deux des processus asiatiques les plus populaires pour la métallisation des trous de micro-via avec des polymères conducteurs ; f. Le processus BBiT écrane une pâte conductrice d'argent sur du feuillard de cuivre et le lamine dans le noyau à deux faces ; g. Diverses pâtes conductrices sont écranées dans des trous percés au laser dans le diélectrique en phase b et ensuite laminées avec du feuillard de cuivre dans le noyau.

CHAPITRE 4 

Principes de Conception pour les HDI

DÉFINIR LA DENSITÉ D'INTERCONNEXION

Lors de la planification d'une conception HDI, il existe des mesures de performance ou des métriques pour le processus HDI. Comme le triangle dans la Figure 1, ces trois chaînes vitales du processus HDI sont des éléments de densité d'interconnexion. 

FIGURE 1. Métriques de Conception HDI

COMPLEXITÉ D'ASSEMBLAGE

Deux mesures de la difficulté à assembler des composants montés en surface, la Densité de Composants (Cd), mesurée en pièces par pouce carré (ou par centimètre carré) et la Densité d'Assemblage, (Ad), en connexions par pouce carré ou par centimètre carré.

EMBALLAGE DES COMPOSANTS

Deux mesures de la difficulté à assembler en surface Le degré de sophistication des composants, la Complexité des Composants, (Cc), mesurée par ses connexions moyennes (I/Os) par pièce. Un second indicateur est le pas des connexions des composants.

DENSITÉ DU CIRCUIT IMPRIMÉ

La quantité de densité (ou complexité) d'un circuit imprimé, Wd, telle que mesurée par la longueur moyenne des pistes par pouce carré de ce circuit, incluant toutes les couches de signal. La métrique est en pouces par pouce carré ou en cm par centimètre carré. Une seconde est le nombre de pistes par pouce linéaire ou par cm linéaire.  La densité du PWB a été dérivée en supposant une moyenne de trois nœuds électriques par réseau et que la patte du composant était un nœud d'un réseau. Le résultat était une équation qui dit que la densité du PWB est  fois la racine carrée des composants par pouce carré fois le nombre moyen de pattes par composant. β est de 2.5 pour la région analogique/discrete élevée, 3.0 pour la région analogique/numérique et 3.5 pour la région numérique/ASIC :

Densité du PWB (Wd)  = β √ [Cd] x [Cc]

= β √ [composants par po. carré] x [moy. pattes par composant]

Où :

p = Nombre de composants (pièces)

l = Nombre de pattes pour tous les composants

a = Surface de la partie supérieure du circuit (pouces carrés)

CARTE DE LA TECHNOLOGIE DE CONDITIONNEMENT

La figure 2 est ce que j'appelle une Carte Technologique de Conditionnement. La Carte Technologique de Conditionnement a été présentée pour la première fois par Toshiba en janvier 1991. [1]. 

Une seconde caractéristique précieuse de la carte est la zone en haut à droite. C'est la « Région des Interconnexions Avancées ». C'est là qu'il est nécessaire d'avoir une Structure HDI. Les lignes en pointillés indiquent la barrière ou le mur du HDI !  Franchissez cela et il devient rentable d'utiliser le HDI. Allez trop loin et cela devient une nécessité.

FIGURE 2. La barrière de câblage traversant (TH) en fonction d'un assemblage typique.

La carte d'emballage est créée en mesurant la taille d'un assemblage, le nombre de composants et les broches de ces composants. Les composants incluent les deux côtés d'un assemblage ainsi que les doigts de bord ou les contacts. Par la simple division des broches par les pièces et des pièces par la surface de l'assemblage, les axes X et Y sont connus. En traçant les composants par pouce carré (ou composants par centimètre carré) contre le nombre moyen de broches par composant sur un graphique log-log, la densité de câblage PWB en pouces par pouce carré (ou centimètres par centimètre carré), et la Complexité de l'Assemblage (en broches par pouce carré ou broches par centimètre carré) peuvent être calculées. La densité de l'assemblage est simplement l'axe X multiplié par l'axe Y. 

BARRIÈRE DE CÂBLAGE À TRAVERS LES TROUS

Lorsque le graphique (Fig. 2) est utilisé pour analyser les assemblages de composants montés en surface, trois zones principales apparaissent sur le graphique d'emballage, c'est pourquoi je l'appelle une Carte. La première concerne les produits avec une forte teneur en dispositifs analogiques et composants discrets. Les produits typiques sont les caméscopes, les pagers et les téléphones cellulaires (C-C'). Ils présentent la plus haute complexité d'assemblage. Jusqu'à 300 à 400 connexions par pouce carré (47 connexions par centimètre carré). Le deuxième groupe est constitué de produits avec un degré élevé de composants numériques et quelques discrets mixtes. Les ordinateurs portables, les ordinateurs de bureau, les instruments, l'équipement médical et les routeurs de télécommunications sont des exemples (A-A'). Le dernier groupe a une utilisation hautement intégrée de CI. Les PCMCIA, mémoires flash, SiPs et autres modules sont typiques de ce groupe (B-B'). Ce groupe a la plus haute densité de câblage de PWB de plus de 160 pouces par pouce carré (25 centimètres par centimètre carré). La figure montre librement les trois régions.

Lorsque vous regardez la Figure, les lignes de Complexité d'Assemblage croisent les lignes de Densité de Câblage. À des niveaux discrets élevés, moins de câblage est nécessaire pour la quantité de densité d'assemblage. À des niveaux élevés d'ASIC (et discrets faibles), beaucoup plus de câblage est requis pour connecter les composants. Cela rend les métriques d'assemblage comme les leads par pouce carré un bon indicateur, mais pas suffisant pour remplacer la densité de câblage du PWB.

LE PROCESSUS GÉNÉRAL DE CONCEPTION DE PCB

Le processus de conception de PCB utilisant la technologie HDI est montré dans la Figure 3. Lors de la conception avec les technologies HDI, la première étape – [Planifier la Conception] est la plus importante. L'efficacité du routage pour le HDI dépend du stackup, de l'architecture des vias, du placement des pièces, du fanout des BGA et des règles de conception, comme vu dans la Figure 4. Mais toute la Chaîne de Valeur HDI doit être prise en considération, incluant les rendements de fabrication, les considérations d'assemblage et le test en circuit. Travailler avec votre fabricant et assembleur de PWB est essentiel pour une conception réussie.

FIGURE 3. Un aperçu général du processus de conception et de mise en page de PCB. 

NORMES, DIRECTIVES, SPÉCIFICATIONS ET RÉFÉRENCES HDI

Lors de l'approche de la conception HDI, le point de départ est avec les Directives et Normes IPC. Quatre s'appliquent spécifiquement à la conception HDI, comme vu dans la Figure 5.

FIGURE 4. Un processus de planification HDI recommandé à ajouter au processus général de conception de PCB

• IPC/JPCA-2315 : Ceci est un aperçu de l'HDI et fournit des modèles pour l'estimation de la densité de conception.
• IPC-2226 : Cette spécification éduque les utilisateurs sur la formation de microvias, la sélection de la densité de câblage, la sélection des règles de conception, les structures d'interconnexion et la caractérisation des matériaux. Elle vise à fournir des normes pour la conception de cartes de circuits imprimés utilisant les technologies microvia. [2]
• IPC-4104 : Cette norme identifie les matériaux utilisés pour les structures d'interconnexion haute densité. Les spécifications des matériaux HDI IPC4104 contiennent les feuilles de spécification qui définissent de nombreux matériaux fins utilisés pour l'HDI. Les feuilles de spécification des caractéristiques des matériaux sont divisées en trois principaux types de matériaux :  Isolateurs Diélectriques (IN) ;  Conducteurs (CD) et Conducteurs et Isolateurs (CI). 
• IPC6016 : Ce document couvre la performance et la qualification pour les structures haute densité.

FIGURE 5. Normes et directives IPC

Qu'est-ce qui est différent dans la conception HDI ?

TROIS (3) NOUVEAUX PRINCIPES

Il y a trois (3) nouveaux principes pour la conception microvia HDI  qui n'existent pas dans la conception TH :

• Les microvias doivent remplacer les vias traversantes (TH), et non pas simplement être utilisés « en plus » des vias TH.
• Envisagez de nouveaux empilements de couches qui permettent l'élimination des vias TH.
• Placez les microvias de manière à ce qu'ils créent des canaux et des boulevards pour améliorer le routage. (voir Tableau 1)

REMPLACEMENT DES TROUS TRAVERSANTS (TH) PAR DES MICROVIAS

L'idée principale est que les microvias remplacent ou permettent la suppression des vias TH, permettant ainsi d'améliorer la densité de routage sur les couches internes de 2X ou 3X, en utilisant l'espace occupé par les vias TH. Cela permettra de réduire le nombre de couches de signaux et de couches de référence pour ces couches de signaux.

Ce principe est plus profond qu'il n'y paraît au premier abord. Cela est dû au fait qu'il y a trois dimensions dans la manière dont les microvias sont placés, voir Figure 6) :

TABLEAU 1. Nouveaux principes pour la conception HDI non utilisés pour les multicouches TH

• Les vias aveugles peuvent être « décalés ou pivotés » dans l'angle X-Y ou theta pour créer plus d'espace de routage.
• Les vias aveugles peuvent être placés sur une couche interne (3D) pour créer davantage d'espaces de dégagement
• La distance centre à centre peut être modifiée sur les couches internes pour fournir un espace supplémentaire pour les pistes.
• Si tout cela se passe sur ou près du Côté Primaire, alors de l'espace sera créé sous le BGA sur le Côté Secondaire pour des pistes ou plus important, pour des composants discrets comme des condensateurs de découplage.

FIGURE 6. Illustration des avantages pour le routage en utilisant des vias aveugles

ALTERNATIVES DE CONFIGURATION DES COUCHES

Si vous étudiez le premier Principe et vous demandez, "Quelles tâches mes vias accomplissent-ils ?" La réponse est que le via le plus commun sur un PWB sont les vias vers GND. "Le deuxième via le plus commun ?", la réponse est évidente, ce sont les vias vers PWR. Ainsi, déplacer le plan de GND qui est habituellement la Couche-2 vers la surface offre l'opportunité d'éliminer tous ces vias vers GND. Dans le même esprit, déplacer le plan PWR le plus utilisé vers la Couche-2 remplacera ces THs par des vias aveugles. Cela offre quatre (4) avantages par rapport à la configuration ‘microstrip’ conventionnelle, comme vu dans la Figure 7 :

• Il n'y a pas de lignes fines à plaquer ou à graver sur la surface.
• La surface peut être un versement de GND ininterrompu pour réduire l'EMI et le RFI (cage de Faraday).
• Plus la couche 2 (PWR) est proche de la couche 1 (GND), plus la capacité planaire disponible est importante et plus l'inductance planaire du PDN est faible.
• L'énergie stockée dans la capacité planaire peut être délivrée aux composants avec l'inductance en série la plus faible disponible, permettant ainsi d'éliminer la plupart des condensateurs de découplage.

La figure 7 montre certains des empilements HDI les plus courants pour réduire le nombre de vias traversants (TH). Les trois empilements HDI courants sont présentés avec les structures de type IPC (I, II & III). Les diélectriques possibles entre la couche 1 et la couche 2 peuvent être des pré-imprégnés conventionnels, des pré-imprégnés perçables au laser, des RCC, des RCC renforcés ou des noyaux BC. Ces matériaux sont décrits dans le chapitre 2 sur les matériaux HDI. Si le diélectrique est mince, il est alors pratique d'utiliser également un « via d'évitement » de la couche 1 à la couche 3, économisant ainsi le coût de ne pas avoir à utiliser une structure de type IPC III. Même si un diélectrique mince n'est pas utilisé, toute épaisseur de diélectrique inférieure à 0,005 pouce (

FIGURE 7. Trois alternatives de superposition de couches de surface comparées aux structures de type IPC I, II & III.

PLACEMENT DE VIAS AVEUGLES POUR OUVRIR DE PLUS LARGES BOULEVARDS

Une technique de conception HDI utile consiste à utiliser des vias aveugles pour ouvrir plus d'espace de routage sur la couche interne. En utilisant des vias aveugles entre les vias traversants, l'espace de routage est effectivement doublé sur les couches internes, permettant ainsi de connecter plus de pistes aux broches sur les rangées internes d'un BGA. Comme on peut le voir dans la Figure 6, pour ce BGA de 1,0 mm, seulement deux pistes peuvent s'échapper entre les vias en surface. Mais sous les vias aveugles, maintenant six pistes peuvent s'échapper, augmentant le routage de 30 %. Avec cette technique, un quart du nombre de couches de signal est nécessaire pour connecter un BGA complexe à haute I/O. Les vias aveugles sont disposés pour former des boulevards soit en croix, en forme de L ou en diagonale. Le choix de la formation est déterminé par l'attribution des broches d'alimentation et de masse. C'est pourquoi, pour un FPGA, reprogrammer le placement des broches d'alimentation et de masse peut être très productif.

FIGURE 8. Définition de via-proche-du-Pad et balancement du ViP pour créer des canaux de routage.

FIGURE 9. Les vias aveugles peuvent être utilisés pour former des boulevards dans les couches internes permettant un routage supplémentaire de 30% hors du BGA

Le microvia utilisé pour le fanout du BGA a été montré dans la Figure 9. Le microvia peut être placé à l'extérieur du land du BGA (encart), partiellement à l'intérieur/extérieur du land (vip partiel) ou complètement dans 'le pad' (vip) - voir Figure 10. Si le via est placé dans le pad, alors le via doit toujours être 'décentré' et non placé au centre direct du land. Cela permet de minimiser tout 'vide' d'air piégé pendant le soudage. Si le via est placé au centre du land du BGA, et qu'il n'est pas rempli, lorsque la pâte à souder est appliquée sur le land, et que le BGA est placé sur la pâte, pendant le reflow, à mesure que la soudure fond, la bille du BGA tombe et piège tout air qui pourrait être présent, un peu comme un 'bouchon dans une bouteille'. En plaçant le via 'décentré', l'air a une chance de s'échapper à mesure que la soudure fond et s'écoule dans le microvia. 

FIGURE 10. alternatives de via aveugle

FIGURE 11. Vue 3D sophistiquée de 'swing-vias' se connectant à des vias enterrés et des trous traversants

CHAPITRE 5 

Conception avancée HDI avec Altium

DÉFINITION DES STRUCTURES DE VIA

La caractéristique définissant les interconnexions à haute densité (HDI) est la présence de vias aveugles et enterrés. En plus des microvias, les matériaux fins utilisés en conjonction avec les vias aveugles, dont le rapport d'aspect est inférieur à 1,0. Comme illustré au Chapitre 2, un certain nombre de nouveaux matériaux utilisés dans le HDI n'apparaissent pas dans la construction de multicouches conventionnels ; RCC, RRCF, diélectriques liquides et en film sec et préimprégnés à verre étalé. Ce chapitre illustrera l'utilisation d'Altium Designer 19 dans la création de ces constructions :

• Définition des empilements HDI
  • Capacitance Distribuée
• Définition des structures de Microvia
  • Vias Aveugles Décalés
  • Vias Aveugles Omis
  • Vias Aveugles Empilés
  • Vias Aveugles Percés Mécaniquement
• Dégagement BGA
  • Canaux et Boulevards
• Routing sur les Paires de Couches HDI

FIGURE 1 Facilité de définition d'empilement dans Altium Designer.

EMPILAGE HDI

Altium Designer est livré avec quelques matériaux standards déjà présents dans sa bibliothèque.  Vous devrez ajouter ces matériaux HDI discutés dans le Chapitre 2 de ce Guide.  Cela se fait facilement en accédant au Gestionnaire de Pile de Couches en choisissant Outils>> Bibliothèque de Matériaux dans les menus principaux.  Ces matériaux peuvent ensuite être utilisés pour un empilement HDI comme vu dans la Figure 1.

Capacitance Distribuée

Un groupe très spécial de matériaux fins sont ceux qui créent une capacitance distribuée pour le Réseau de Distribution d'Énergie (PDN). Beaucoup pensent qu'il n'y a que quelques-uns de ces matériaux de ‘capacitance enterrée’ mais en réalité, la liste est bien plus longue, comme montré dans le Tableau 1.  C'est parce que  tout diélectrique de 0.000127 mm (0.005 in) ou moins entre l'alimentation et la masse créera des capacitances adaptées pour atténuer tout bruit haute fréquence sur le PDN.  Bien sûr, plus le diélectrique est mince et plus sa constante diélectrique est élevée, plus son effet sera grand, comme montré dans le Tableau 1.  Ces diélectriques sont des stratifiés cuivrés (CCL), des films de polyimide (films), des pré-imprégnés et des feuilles revêtues de résine (RCF).

TABLEAU 1 32 diélectriques standard pour PCB adaptés pour être utilisés comme diélectrique PDN distribué ; CCL, film de polyimide, préimprégnés et RCF.

DÉFINITION DES STRUCTURES DE MICROVIA

Altium a rendu l'utilisation des microvias très facile. La difficulté réside dans la sélection de la structure de microvia (HDI) appropriée. Ces différentes constructions sont illustrées à la Figure 2. Elles sont également définies par l'IPC dans la norme de conception HDI, IPC-2226, comme Type I à Type VII. Toutes peuvent être utilisées dans Altium Designer, comme illustré à la Figure 3.

Les écrans dans Altium ne sont pas calibrés pour les dimensions, mais pour les constructions, la visualisation de l'empilement des couches peut le fournir.

TABLEAU 1 32 diélectriques standard pour PCB adaptés pour être utilisés comme diélectrique PDN distribué ; CCL, film de polyimide, préimprégnés et RCF.

FIGURE 3 Écran de définition de via HDI où divers vias HDI se voient attribuer des couches. L'écran des propriétés définit différents diamètres.

Vias aveugles décalés

Les microvias décalés sur un seul côté ou des deux côtés avec juste des trous traversants constituent la structure HDI la plus courante et la moins coûteuse.  Les différentes structures de microvias d'Altium sont présentées à la Figure 4, incluant les structures décalées, sautées et enterrées.  Par défaut, les vias HDI sont centrés, mais après placement, ils peuvent être déplacés pour être adjacents ou insérés (comme vu dans les Figures 8 & 10 du Chapitre 4).

FIGURE 4 Le via décalé traverse seulement une couche à la fois.

La Figure 5 montre le type de vias décalés en forme de vilebrequin issu de la norme de conception HDI IPC-2226.  La distance entre les microvias décalés peut varier de l'insertion à l'adjacent jusqu'à un style complet en os de chien.

Lors de l'utilisation de microvias décalés multiples pour connecter des couches internes, il est préférable que les microvias tournent, comme un vilebrequin, afin de minimiser l'effet des vias lors de toute excursion thermique.  Comme ces vias se dilatent lorsqu'ils sont chauffés, ils influenceront d'autres vias à proximité, (vu dans la Figure 6).  Assurez-vous de contacter votre fabricant de PCB pour la compatibilité des matériaux et du processus si une construction HDI à plusieurs niveaux est anticipée. La Figure 5 montre le type de vilebrequin des vias décalés selon la norme de conception HDI IPC-2226.  La distance entre les microvias décalés peut varier d'inséré à adjacent jusqu'à un style complet en os de chien.

FIGURE 5 Construction de style ‘vilebrequin’ pour vias décalés.

FIGURE 6 Plusieurs couches HDI superposées se connectant à un via enterré.

Éviter les Vias Aveugles

Le microvia de saut est spécial en ce qu'il est utilisé pour « sauter » la couche adjacente suivante, comme on peut le voir dans la Figure 7.  Étant donné que le microvia de saut peut être le plus profond des microvias, il est important que le concepteur soit conscient de la capacité d'un fabricant à produire et à métalliser un tel microvia.  Beaucoup n'auront pas cette capacité, il est donc judicieux de vérifier avant de concevoir avec un.  Et comme pour tous les vias aveugles, le rapport d'aspect peut être réduit à 0,70:1,0 ou même 0,65:1,0, donc le pad de surface et le pad cible seront plus grands.

FIGURE 7 Le microvia de saut peut passer entre deux diélectriques  (c.-à-d. de la Couche_1 à la Couche_3) et est utilisé lorsqu'une autre couche de construction complète n'est pas nécessaire.

Vias Empilés

Les microvias empilés utilisent le moins d'espace sur le circuit imprimé mais sont nettement plus difficiles à fabriquer. Cela est dû au besoin que la terre cible du microvia supérieur ait une surface métallique solide pour se connecter. Le processus nécessite le remplissage du microvia soit avec des matériaux conducteurs et son plaquage (VIPPO), soit avec l'utilisation de "placage de cuivre super-rempli" capable de plaquer solidement l'intérieur du microvia en cuivre. Cette structure est visible dans la Figure 8.

Actuellement, il est recommandé de ne pas empiler les microvias sur un via enterré percé plus grand. Des préoccupations de fiabilité ont émergé de cette pratique. Assurez-vous de contacter votre fabricant de PCB à propos de cette construction et de lire le Livre Blanc IPC sur "Performance-Based Printed Board OEM Acceptance-Via Chain Continuity Reflow Test: The Hidden Reliability Threat-Weak Microvia Interface-IPC-WP-023" de mai 2018.

FIGURE 8 Les microvias empilés nécessitent une surface métallique solide pour le "pad d'atterrissage" du microvia supérieur. Le microvia inférieur doit avoir son vide produit par laser rempli et plaqué.

Vias Aveugles Percés Mécaniquement

Les microvias dits peuvent également être percés mécaniquement depuis la surface. Ces derniers présentent généralement des diamètres plus larges que les microvias percés au laser et peuvent nécessiter des exigences spéciales concernant l'espacement des couches, car le foret a une pointe conique, peut osciller et est très fragile.

Cela s'applique également aux matériaux plaqués minces à deux côtés, laminés séquentiellement. Cela est illustré dans la Figure 9 et peut être utilisé dans Altium soit comme une Propriété (pas un microvia) soit avec la propriété de Retour de perçage. 

FIGURE 9 Les vias aveugles percés mécaniquement peuvent être traités comme du « Retour de perçage » ou en ne cochant pas la case microvia dans les Propriétés.

ÉVASION DE BGA

Les BGA à pas fin sont évasés soit en utilisant le microvia dans le pad, soit en utilisant un microvia qui touche uniquement le pad SMT.  Si le routage se fait avec des pistes de 0,1 mm ou 0,075 mm, alors l'espacement via-à-via est présenté dans le Tableau 2.  La Figure 10 montre ces schémas de routage de dégagement possibles pour différents BGA à pas fin.   

Remarquez dans la Figure 10 que pour les pas de 0,5 mm et 0,4 mm, les trous de via ne sont pas au centre des plages.  Cela permet d'améliorer l'espacement sur les pistes des couches internes à un minimum de 0,075 mm.  Le BGA à pas de 0,5 mm avec la plage SMT de 0,25 mm et le pad de couche interne de 0,22 mm est illustré.  Lors de la sélection des règles de conception pour les BGA à pas fin, assurez-vous de contacter votre fabricant de PCB préféré pour découvrir quelles géométries il peut supporter et les tolérances qu'il peut maintenir.

TABLEAU 2 Règles de conception pour les plages BGA SMT, vias aveugles, largeurs de pistes et espacements pour des pas fins de 0,65 mm, 0,5 mm et 0,4 mm.

En plus de la méthode traditionnelle de dérivation N-S-E-W pour les BGA, les microvias, en raison de leur taille beaucoup plus petite, permettent deux nouvelles méthodes de dérivation de BGA qui augmentent considérablement la densité de routage et réduisent le nombre de couches ; les Canaux et le placement de Swing-via. 

FIGURE 10, Illustrations des règles de conception pour les terres de BGA SMT, les vias aveugles, les largeurs de pistes et les espacements pour des pas fins de 0,65 mm, 0,5 mm et 0,4 mm.  

Canaux 

Lorsque le total des évasions de signaux d'un BGA commence à dépasser 400 broches, il devient conseillé de placer des microvias, non pas sur le périmètre pour la dérivation, mais comme des rangées qui traversent le BGA comme vu dans la Figure 10.  Ces rangées forment des ‘canaux’ sur les couches internes et le côté opposé de la carte qui permettent d'accéder aux signaux internes du BGA et donc nécessitent moins de couches pour une dérivation totale.

Le BGA dans la Figure 11 est un BGA de 1153 broches (34x34) avec un pas de 1,0 mm et possède 132 routes possibles par couche (1 trace entre les vias) plus 20 traces dans le canal (5 traces). Cela signifie que 8 couches seraient nécessaires (plus 5 couches de plan) pour connecter ce BGA au reste du circuit. Si nous créons plus de canaux de routage, nous connectons plus de traces par couche et réduisons le total des couches. Le routage par canaux utilise des microvias aveugles pour former jusqu'à 4 canaux supplémentaires en forme de croix, en L ou diagonaux dans un motif d'éventail de BGA. Les nouveaux canaux permettent jusqu'à 48 connexions supplémentaires par couche (8x6 traces). Deux couches de routage et deux couches de plan peuvent être éliminées.

Les canaux peuvent être en forme de ‘croix’, ‘en L’ ou ‘diagonaux’, selon la disposition des broches de masse et d'alimentation des BGAs comme montré dans la Figure 12.

FIGURE 11 Placement des microvias dans un BGA pour former des canaux permettant aux signaux intérieurs de s'échapper.

FIGURE 12 Les canaux de routage formés par des microvias pour faciliter le breakout des grands BGAs peuvent être en forme de croix, en L ou diagonaux.

Sorties en Balançoire pour Boulevards

Un via oscillant est en réalité une paire de vias qui sont écartés entre deux pads de composants (pièces) pour optimiser la zone disponible pour le routage des conducteurs entre eux. Au lieu du via de dégagement unique des dogbones N-S-E-W, les microvias plus petits ont de la place pour deux vias de dégagement adjacents, comme le montre la Figure 13.

Les pads des microvias sont tellement plus petits que le pad TH qu'il y a même de la place pour une inondation de masse en surface, jusqu'à un pas de 0,65mm (Figure 13).

FIGURE 13 Exemple de ‘dégagement oscillant’ pour un grand BGA de 0,8mm qui inclut un remplissage de masse en surface.

Pour calculer l'espacement et l'angle des ‘swing-vias’, une géométrie simple est utilisée basée sur les 6 dimensions :

• Pas du BGA
• Taille de la terre SMT du BGA
• Taille du pad du microvia
• Distance minimale entre les microvias de dégagement
• Si les microvias sont en ligne droite, décalés ou adjacents aux terres du BGA (dist. au microvia)
• Si des microvias sautés sont utilisés (L1-L3), des microvias normaux (L1-L2) ou les deux

En sélectionnant la distance X et la distance Y, l'arcTan fournira la distance du microvia et l'angle (0) pour le placement des microvias, comme vu dans la Figure 14.  Les formules trigonométriques sont disponibles depuis MS Excel.

ROUTAGE SUR LES COUCHES HDI

Pour atteindre une densité de routage plus élevée avec le HDI, si possible, assignez vos couches de routage de surface à être une paire de couches X-Y.  Il peut également être pratique de déplacer le plan de masse de référence à la surface comme une inondation GND.  Les petites géométries HDI plus les exclusions de plan sont plus petites qu'un anti-pad de perçage mécanique sur un plan inter-couche.

FIGURE 14 Une trigonométrie simple vous permettra de calculer l'espacement des vias et l'angle de balancement.

Paires de Couches 

Une densité plus élevée est atteinte si les signaux horizontaux sont connectés avec les signaux verticaux par un petit microvia, ou un microvia de saut ou un petit via percé, comme vu dans la Figure 15.

FIGURE 15 Trois empilements possibles qui permettent le routage X-Y en utilisant des microvias et non des vias percés plus grands comme croisement.

Chemins de Retour 

Pour un signal à haute vitesse, le chemin de retour d'un circuit est le chemin de moindre inductance, il suit donc le signal sortant sur le plan de référence. La nature miniature des HDI et le pas fin permettent de ramener le plan de masse extérieur à la surface et de l'utiliser comme une inondation de GND, comme on peut le voir dans la Figure 13. N'oubliez pas, pour avoir l'inondation de GND continue pour le chemin de retour ou du bruit sera généré et si vous changez de plans de retour, assurez-vous d'avoir une via disponible pour les courants de retour.

CHAPITRE 6

Exigences de Qualité et d'Acceptabilité des HDI

La nature même de la petite taille des microvias rend les critères d'acceptabilité difficiles à définir. La plupart des exigences de Qualité et d'Acceptabilité des HDI sont encore définies par les OEM. L'IPC a l'IPC-6016 comme partie de l'IPC-6012, les SPÉCIFICATIONS GÉNÉRIQUES DE QUALIFICATION ET DE PERFORMANCE (SÉRIE 6010). Ces spécifications ne couvrent que les couches de construction HDI et non le noyau, qui est couvert par leurs propres spécifications IPC.

IPC-6016 SPÉCIFICATION DE QUALIFICATION ET DE PERFORMANCE POUR LES STRUCTURES D'INTERCONNEXION À HAUTE DENSITÉ (HDI)

IPC-6016 : Ce document contient les spécifications générales pour les substrats à haute densité qui ne sont pas déjà couverts par d'autres documents IPC, comme l'IPC-6011, les spécifications de qualification et de performance génériques pour les PWB. Les critères d'acceptation des couches HDI sont organisés en catégories de feuilles additionnelles : 

1. Porte-puce
2. Portable
3. Haute Performance 
4. Environnement Sévère 
5. Portable

Les exigences d'acceptabilité sont décomposées en ces 12 spécifications spécifiques :

• Section 3.1 : Général
• Section 3.2 : Matériaux
• Section 3.3 : Examen Visuel
• Section 3.4 : Exigences Dimensionnelles
• Section 3.5 : Définition des Conducteurs
• Section 3.6 : Intégrité Structurelle
• Section 3.7 : Autres Tests
• Section 3.8 : Masque de Soudure
• Section 3.9 : Propriétés Électriques
• Section 3.10 : Exigences Environnementales
• Section 3.11 : Exigences Spéciales
• Section 3.12 : Réparation

CONTRÔLE DE QUALITÉ

Les microvias sont presque impossibles à inspecter visuellement et extrêmement difficiles à sectionner. Cela nécessite une approche plus indirecte pour la vérification de la fabrication appropriée. Les microvias corrects, comme on peut le voir dans la Figure 1 a-d, peuvent être distingués des microvias défectueux, comme on peut le voir dans la Figure 2a-d. Il est plus facile de sectionner ces vias lorsqu'ils sont utilisés dans un "coupon de test" tel que le programme PCQRR de l'IPC. Ces coupons sont les mêmes que ceux utilisés dans l'IPC-9151 et sont corrélés à une résistance de chaîne de vias mesurée statistiquement et à des tests de cyclage thermique accéléré (HATS). [1] Les critères pour une production de microvia de qualité sont de ne pas avoir plus de 50 microvias défectueux par million de microvias et une covariance des écarts-types des résistances Kelvin des coupons de chaîne de marguerite de 5%.

FIGURE 1. Exemple de vias aveugles et enterrés bien fabriqués ; a. Vias aveugles-enterrés à 8 couches ; b. Vias aveugles-enterrés à 6 couches ; c. Via aveugle sauté de L-1 à L-2 & L-3 ; d. Via aveugle correctement rempli de masque de soudure.

FIGURE 2. Vias aveugles mal formés qui devraient être rejetés.

QUALITÉ DU PERÇAGE AU LASER

La qualité du perçage laser des microvias illustre la nature des modes de défaillance dans les microvias. La figure 3 montre les sept principaux critères de qualité pour les microvias au laser, ainsi que les spécifications des critères de qualité, les méthodes de mesure, la taille de l'échantillon et la limite de contrôle.

FIGURE 3. Les sept principaux critères de qualité pour les microvias percés au laser.

Qualifications des fournisseurs

Choisir un fabricant de HDI peut être très difficile. Une manière de découvrir les capacités HDI des fabricants de PCB est le nouveau panneau de benchmarking des capacités IPC-9151. Ce panneau multicouche standardisé est visible dans la figure 4. Il est fourni dans des structures de 2, 4, 6, 10, 12, 18, 24 et 36 couches avec des règles de conception de haute et basse densité, 5 épaisseurs (pour PCB et backplanes), et dans une grande taille de panneau de 18” x 24” avec diverses traces et espaces et structures de via de type aveugle et enterré. Le comité IPC prévoit d'autres nouveaux panneaux de benchmarking pour les substrats.

Les vias aveugles sont optionnels, mais fournissent des données significatives sur les capacités HDI du fabricant. Des détails, des œuvres d'art et un rapport d'échantillon sont disponibles sur le site Web IPC 9151.

FIGURE 4. Un panneau PCQR2 typique du programme IPC

D'autres options incluent la fabrication de cartes de production et leur test. Bien que cette méthode soit pratique, la plupart du temps, cela aboutit à des résultats statistiquement non significatifs, c'est-à-dire que trop peu d'échantillons sont évalués pour permettre une interprétation de la signification statistique. La performance mesurée pourrait être le résultat de la sélection manuelle des échantillons et ne pas être statistiquement précise pour couvrir une gamme de capacités.

Les véhicules de test sont souvent utilisés pour la qualification et cela peut être très précis. C'est également ainsi que la fiabilité peut être établie. Les sections suivantes discuteront des véhicules de test et des résultats des tests de fiabilité

Coupons de Qualification

Les meilleurs outils que je connaisse pour faire cela sont les nombreux coupons d'analyse paramétrique et de caractérisation disponibles. Ils font partie du processus d'évaluation de la qualité. Ces processus couvrent les évaluations de fiabilité, l'évaluation des produits finis, les évaluations des produits en cours de fabrication et les évaluations des paramètres de processus. Voici cinq systèmes de coupons, quatre présentés dans la Figure 5 : 

• IPC-2221 Annexe A, Coupon D
• Technologie d'Analyse des Conducteurs (CAT^™)
• Qualité des Circuits Imprimés et Fiabilité Relative (PCQR2) (Figure 4)
• Choc Thermique Hautement Accéléré (HATS^™)
• Test de Stress des Interconnexions (IST™)

FIGURE 5. Quatre des cinq systèmes de coupons de test de qualification ; a. Coupon IPC D ; b. Coupons de CAT pour panneaux ; c. Divers coupons de test HATS de CAT ; d. Coupon de test de contrainte d'interconnexion (IST).

COUPONS DE TEST DE FIABILITÉ ACCÉLÉRÉE

Trois méthodes de coupons sont typiquement utilisées dans les véhicules de test de fiabilité :

• Cyclage Thermique Accéléré (ATC)
• Choc Thermique Hautement Accéléré (HATS)
• Test de Contrainte d'Interconnexion (IST)

Test de Cyclage Thermique

Les tests de fiabilité accélérée utilisant des coupons de test sont presque aussi anciens que les PCB eux-mêmes. Le principe consiste à regrouper un grand nombre de trous dans un petit espace et à les connecter en chaîne, d'où le nom de ‘daisy-chain’ (chaîne de marguerites). La carte de test illustrée dans la Figure 6 est typique d'un véhicule de test daisy-chain HDI. Cette carte contient un certain nombre de structures de test différentes pour divers critères de test. La plupart de l'espace est occupé par les daisy-chains de via aveugles HDI (BLOC A, B, C, E et F) et la daisy-chain TH (BLOC D). Le Tableau 1 montre un résumé des blocs de test et de leurs critères de qualification. La Figure 7 est typique pour la qualification de produits technologiquement intensifs de plus grand volume comme les ordinateurs portables et les cartes réseau.

FIGURE 6. Véhicule de test typique pour la qualification/fiabilité des HDI.

De nombreux systèmes de coupons sont utilisés pour les tests de fiabilité. Ceux-ci sont intégrés dans des véhicules de test qui sont ensuite fabriqués et soumis à divers conditionnements et contraintes, puis évalués pour leur performance. L'IPC a fourni une nouvelle génération de coupons de test, les "D-Coupons" de l'Annexe A de la norme IPC-2221. Les critères de test pour le test de résistance Kelvin à 4 fils sont fournis dans l'IPC-TM-650, Méthode 2.6.27A. Le choc thermique est conforme à l'IPC-TM-650, Méthode 2.6.7.2.

Ces tests sont réalisés après que les coupons aient été passés au moins 6 fois dans un four de refusion par convection SMT selon l'un des deux profils de refusion différents (230OC ou 260OC) sans qu'aucune résistance élevée ou coupure ne soit détectée.

TABLEAU 1. Critères de test pour le véhicule de test HDI.

FIGURE 7. Véhicule de test industriel typique pour les produits informatiques et de télécommunications de haute fiabilité.

Télécharger le PDF