Utilizzo delle Terminazioni per Controllare le Riflessioni

In un precedente articolo in due parti, ho discusso le riflessioni, le loro origini e cosa fanno a un segnale utilizzando come esempio un tipico circuito CMOS da 5V non terminato. Come già notato in precedenza, queste informazioni si applicano a qualsiasi famiglia logica. Questo articolo si concentrerà su come le riflessioni possono essere controllate attraverso l'uso di diverse terminazioni. In questa discussione sarà inclusa una descrizione delle proprietà di tali terminazioni e quali funzionano meglio in specifiche implementazioni di progetto.

Una Breve Panoramica

Nell'articolo sopra menzionato, sono state discusse le riflessioni e il loro comportamento su una linea di trasmissione. In sostanza, è stato dimostrato che l'energia EM che viaggia lungo una linea di trasmissione si rifletterà lungo quella linea a meno che non venga assorbita. Sono stati discussi i due tipi di riflessioni—overshoot o undershoot—e sono stati forniti dati che mostravano che l'undershoot è il problema principale di preoccupazione.

Solo per riepilogare, nella parte superiore della Figura 1, c'è un circuito CMOS da 5V non terminato che guida una linea di trasmissione da 50 ohm.

Questo circuito è abbastanza veloce che l'energia riflessa su questa linea fa sì che la tensione che appare all'ingresso del carico sia doppia rispetto al livello di tensione che ha iniziato a percorrere la linea di trasmissione. Durante questo processo, il raddoppio ha superato il massimo livello di tensione ammissibile per un “1” di +5,7 volt.
La parte inferiore della Figura 1 mostra sia i fronti di salita che quelli di discesa del circuito campione. Anche il fronte di discesa si raddoppia e scende sotto terra di più di 2 volt, superando il limite di tensione di -0,7V.
Le due linee orizzontali mostrano l'escursione massima del segnale ammissibile. 

La ragione delle tensioni eccessive è che la dimensione del segnale che ha iniziato a percorrere la linea di trasmissione era troppo grande. Quando si è raddoppiato, la tensione risultante era troppo elevata. Il valore della tensione che ha iniziato a percorrere la linea di trasmissione è determinato dal divisore di tensione formato dall'impedenza di uscita del driver e dall'impedenza della linea di trasmissione come mostrato nella Figura 2.

Terminazioni Serie e Parallele

C'è qualcosa che può essere fatto per rendere le due impedenze nel circuito equivalente sopra menzionato della stessa dimensione. Per ottenere ciò, il segnale di partenza da 5 volt verrà diviso a metà e il segnale che inizia a percorrere la linea sarà di 2,5 volt, che è esattamente ciò che è necessario. La Figura 3 mostra come ciò viene realizzato. 

Il rapporto di divisione viene aggiustato aggiungendo una resistenza da 25 ohm all'uscita del driver. Questo è un esempio di terminazione in serie. 

Come prima, il segnale da 2,5V ha percorso la linea di trasmissione arrivando a un circuito aperto. Questo circuito aperto non ha assorbito l'energia nel campo EM. Nel viaggio di andata, la capacità parassita della linea di trasmissione è stata caricata a V/2 o +2,5 volt. Nel viaggio di ritorno, la capacità parassita è stata caricata fino al resto fino a +5 volt. Quando il campo EM è tornato alla sorgente, ha incontrato il circuito equivalente mostrato nella Figura 4.

In Figura 4, Zout è 25 e Zst (terminatore in serie) è 25 ohm, per un totale di 50 ohm, e la fonte di tensione è un cortocircuito. L'impedenza della linea di trasmissione è di 50 ohm. L'effetto è quello di fornire una trasmissione perfetta. La terminazione da 50 ohm assorbe tutta l'energia nel campo EM di ritorno, quindi non c'è riflessione. Questo significa che il circuito è stabile a +5 volt. Quando il segnale passa da un logico 1 a un logico 0, si verificano gli stessi eventi. Al carico viene fornita un'onda quadra come previsto, e la valutazione della tensione di ingresso del componente non è stata violata.

Pertanto, il circuito in Figura 3 è detto essere stato "terminato in serie". L'interruzione risultante è spesso definita come interruzione ad onda riflessa perché i dati diventano validi lungo tutta la linea solo quando l'onda riflessa passa di ritorno verso la sorgente. Come si può vedere, la forma d'onda della tensione ad ogni estremità della linea è diversa. Solo l'estremità di carico della linea ha livelli logici validi in ogni momento. In qualsiasi punto tra il driver e il carico, i livelli di tensione sono a metà strada tra un 1 e uno 0 per un certo periodo di tempo. Questo è uno stato logico non valido. Di conseguenza, carichi sensibili ai bordi come gli ingressi dell'orologio non possono essere posizionati da nessuna parte se non all'estremità della linea più lontana dal driver.

L'interruzione ad onda riflessa in Figura 3 è la base per il bus PCI. È il metodo a più basso consumo per realizzare segnalazioni ad alta velocità. Tuttavia, ci sono delle limitazioni quando viene utilizzato per un bus come il PCI. La limitazione è la durata dei due livelli di tensione di riferimento mentre il segnale compie un viaggio di andata e ritorno sul bus.
Fino a quando questo "tempo morto" non è trascorso, non possono essere eseguite operazioni logiche. Questo è il motivo per cui il bus PCI originale a 33 MHz aveva una limitazione di larghezza di banda. La quantità di prestazioni della CPU veloce disponibile per l'utente era limitata. Al bus PCI originale a 33 MHz era consentito essere lungo 76 cm (30 pollici). Il ritardo di andata e ritorno su un tale bus era di 10 nanosecondi. Il tempo totale in un periodo di clock è solo di 30 nanosecondi. Ad ogni bordo di commutazione, 10 nanosecondi sono consumati come tempo morto. Questo lascia solo 10 nanosecondi per i due livelli logici. Aumentare la frequenza del clock non riduce il tempo morto. Riduce solo il tempo "dati validi".

Siamo evoluti dai bus PCI a 33 MHz ai sistemi bus a 66 MHz e 100 MHz. Questo è possibile grazie ai seguenti motivi:

• La specifica del bus PCI a 66 MHz afferma che la lunghezza massima del bus non può superare i 23 cm (9 pollici). Il ritardo di andata e ritorno di questa lunghezza del bus è di 3 nanosecondi. Di questo periodo di clock di 15 nanosecondi, solo 6 nanosecondi sono utilizzati come tempo morto, rimangono 9 nanosecondi per le operazioni logiche. Questo è sufficiente per soddisfare le esigenze di commutazione.
• Il bus PCI a 100 MHz ha un periodo di clock di soltanto 10 nanosecondi. Affinché ciò funzioni, la lunghezza del bus è limitata a 5 pollici o a un ritardo di andata e ritorno di 3 nanosecondi.

La discussione precedente solleva alcuni punti interessanti. Per utilizzare la logica terminata in serie in un sistema organizzato in bus, è necessario ridurre la dimensione del sistema all'aumentare della frequenza del clock. Ciò minimizza il tempo morto. A frequenze di clock superiori a 100 MHz, diventa difficile costruire sistemi significativi di questo tipo. Quindi, come è possibile che i supercomputer con frequenze di clock superiori a un GHz funzionino?

Se assumiamo che l'energia EM venga assorbita all'estremità di carico della linea posizionando una terminazione lì come mostrato nella Figura 5, gli eventi nella prima parte delle operazioni sono gli stessi di tutti gli esempi precedenti. 

La tensione di riferimento di +3,3 volt viene lanciata lungo la linea di trasmissione come segnale. 2 nanosecondi dopo, il campo EM arriva all'estremità di carico della linea. La Figura 6 rappresenta ciò sia per i fronti di salita che di discesa. Ci sono le stesse forme d'onda in tutti i punti lungo la linea di trasmissione. Non sembra che ci siano stati logici illegali o riflessioni. 

Purtroppo, poiché si tratta di un circuito CMOS a 5 volt, il minimo logico 1 per questa famiglia è di +4,2 volt. Il logico 1 nella Figura 6 non raggiunge questo livello. Anche se non ci sono riflessioni, il circuito non funzionerà, quindi è necessario fare qualcosa per aumentare il livello del logico 1. Il divisore formato dall'impedenza di uscita e dall'impedenza della linea stabilisce il livello del logico 1. Uno di questi fattori deve cambiare. È difficile modificare abbastanza le impedenze della linea per rimediare a questo problema, quindi è necessario ridurre l'impedenza di uscita del driver. La Figura 7 illustra questo. 

È stato individuato un nuovo driver con un'impedenza di uscita di 5 ohm. Questa volta il circuito dispone di un driver CMOS da 3,3 volt. Come si può vedere, la tensione di riferimento, che corrisponde al livello logico 1, è 10/11 di V ovvero 3 volt. Questo rappresenta un livello logico 1 adeguato per questo circuito. Tutte le condizioni sono state soddisfatte e non ci sono stati di logica illegali. Inoltre, un carico può essere posizionato in qualsiasi punto lungo una linea di trasmissione con la certezza che vedrà sempre un segnale logico corretto. Questo è chiamato terminazione parallela. È il metodo di terminazione utilizzato per tutti i percorsi logici ad altissima velocità. Tuttavia, questo protocollo di segnalazione presenta anche degli svantaggi in termini di consumo di energia. Con l'oscillazione del segnale di 3,3 volt, la potenza per linea di segnale si avvicina a 1/5 di watt, che è troppo elevata per essere utilizzata in sistemi pratici. Per questo motivo, le oscillazioni del segnale di tutte le famiglie logiche destinate ad essere implementate per la terminazione parallela sono piccole. Ad esempio, le oscillazioni del segnale ECL sono di circa 1 volt; le oscillazioni del segnale GTL sono di 800 millivolt e le oscillazioni del segnale LVDS sono di 400 millivolt.

Le famiglie di logica a basso livello precedenti funzionano molto bene ad alte velocità. Tuttavia, a causa delle piccole variazioni di segnale, non hanno un margine di rumore molto ampio. Di conseguenza, la gestione del rumore diventa una parte molto importante del processo di progettazione. Questo è particolarmente vero quando esiste un sistema di logica mista che contiene circuiti CMOS da 3,3 volt o 5 volt.

È importante ricordare che quando si utilizza una terminazione parallela, la tensione di riferimento è la tensione di logica 1. Per creare una tensione di logica 1 sufficientemente grande per un funzionamento corretto, l'impedenza di uscita del driver deve essere molto inferiore all'impedenza della linea.

Altri Tipi di Terminazioni

Oltre alle terminazioni serie e parallele, a volte vengono proposte come soluzioni alle riflessioni altri tipi di terminazioni. Queste terminazioni includono:

• Terminazioni AC.
• Terminazioni a Diodo.
• Terminazioni Thevenin.

1. Reti Thevenin come pull-up o pull-down.

• Terminazioni Serie e Parallele utilizzate sulla stessa rete.

Queste terminazioni e la loro validità tecnologica, o la mancanza di essa, sono esaminate di seguito.

Le terminazioni AC sono talvolta suggerite come un modo per controllare il raddoppio della tensione all'estremità aperta di una linea di trasmissione. Una terminazione AC collega il resistore di terminazione parallelo all'estremità di un collegamento con un piccolo condensatore. L'obiettivo di questo approccio è fornire la terminazione durante i momenti in cui i bordi stanno commutando e disconnetterla quando i livelli logici sono in "stato stazionario". Questo metodo è stato originariamente ideato quando i bordi TTL sono diventati abbastanza veloci da superare ¼ TEL (lunghezza elettrica transizionale) e hanno causato tensioni eccessive agli ingressi dei gate. Quando una terminazione AC è collegata all'estremità di un collegamento, il risultato è un bordo crescente o decrescente che ha una costante di tempo RC che effettivamente rallenta il bordo mentre limita il superamento. Se il degrado del bordo è accettabile, una terminazione AC potrebbe essere il modo per far fronte ai bordi veloci.

Nella Figura 8, la parte superiore della figura mostra lo stesso circuito contenuto nella Figura 1 ma con una terminazione AC. 

Come si può vedere, quando il valore del resistore e del condensatore è scelto in modo tale che il superamento non superi Vdd +0,7 volt, il segnale inizia a somigliare a un'onda sinusoidale e i bordi non sono più netti.

Se la frequenza di clock viene aumentata molto oltre i 66 MHz in questo esempio, non solo la forma d'onda diventa più simile a un'onda sinusoidale piuttosto che a un'onda quadra, ma non è più in grado di mantenere l'escursione del segnale richiesta. Questo problema si verifica quando si tenta di utilizzare una terminazione AC con array di DRAM. Non è una metodologia ben comportata ad alte frequenze di clock e dovrebbe invece essere considerata solo come una soluzione "di fortuna" per un circuito che avrebbe dovuto essere progettato fin dall'inizio con una vera terminazione in serie o parallela.

Le terminazioni a diodo all'estremità ricevente di una linea di trasmissione al posto di una terminazione a resistore sono
un altro esempio di approccio di fortuna. Invece di progettare linee di trasmissione con adeguate terminazioni che impediscono all'overshoot di diventare eccessivo, una coppia di diodi viene collegata tra la linea del segnale e i due binari di alimentazione ed è orientata in modo tale che, quando l'overshoot supera Vdd, un diodo si attiva come clamp. Questo è mostrato nella Figura 9.

Quando l'overshoot tenta di scendere sotto Vss (alimentazione della sorgente di tensione), l'altro diodo si attiva come clamp. Questo metodo funziona tuttavia i diodi devono essere diodi Shottky per attivarsi abbastanza rapidamente. Inoltre, il costo per linea di questo particolare approccio è piuttosto alto.

Le terminazioni parallele descritte finora sono state collegate a terra. Questa è una terra simbolica poiché le effettive terminazioni parallele si collegano sempre a una speciale tensione di terminazione e non a terra, Vdd (Voltage drain) o Vee (Voltage emitter). Nel caso di ECL, che opera tra terra e -5,2 volt, le resistenze di terminazione sono effettivamente collegate a un'apposita alimentazione Vtt (Voltage termination) che è di -2,0 volt. Le terminazioni GTL si collegano a +1,2 volt mentre le terminazioni parallele per CMOS da 2,2 volt si collegano a +1,1 volt.

Quando si utilizzano le famiglie logiche sopra menzionate, è necessario aggiungere un'alimentatore e un piano di alimentazione per fornire le tensioni di terminazione necessarie. Se ci sono solo alcuni circuiti che necessitano di terminazioni parallele, come nel caso in cui PECL viene utilizzato per un'interfaccia con un trasmettitore, ciò equivale a una grande spesa per solo poche linee.

Un altro approccio a questo problema è utilizzare una rete a due resistori per emulare l'impedenza di terminazione e la tensione di terminazione. Questo è noto come equivalente di Thevenin ed è rappresentato nella Figura 10.

Per determinare i valori delle resistenze necessarie a creare la tensione e l'impedenza equivalenti, è necessario risolvere le due equazioni presentate in questa figura. Qui, Vcc è la tensione proveniente da un'alimentazione collegata al terminale del collettore di un transistor bipolare. Vt è il trasformatore di tensione.

Una rete di Thevenin può essere utilizzata per creare un pull up verso una tensione diversa da Vdd o un pull down verso una tensione diversa dal ground. Un esempio di ciò è la rete di resistenze su un backplane del bus VME.

La figura 11 è un esempio di una rete di pull up. 

Un'uscita TTL ha un'uscita asimmetrica. L'impedenza dell'uscita quando passa da 1 a 0 è molto inferiore rispetto a quando passa da 0 a 1. A causa di questa mancanza di simmetria, il tempo di salita può essere troppo lento per soddisfare i margini di temporizzazione. Aggiungendo un pull up a +3V, che è il massimo 1 per TTL, si fornisce più potenza alla linea di carica. Ciò produce un bordo di salita migliorato mentre il bordo di discesa è solo moderatamente degradato.

La tabella 1 mostra tutti i modi per terminare una linea di trasmissione e le loro specifiche caratteristiche operative.

La figura 12 mostra la posizione di ogni terminazione su una rete.

Mentre nella Tabella 1 sono elencati cinque tipi di terminazioni, solo tre di essi sono realmente utili. Questi includono: terminazione in serie, terminazione in parallelo e terminazione parallela equivalente di Thevenin. 

Tutta la logica che è destinata all'uso in segnalazioni ad alta velocità può essere gestita con una di queste terminazioni precedenti. Se un insieme di regole di progettazione sembra richiedere terminazioni AC o terminatori a diodo, è una buona idea rivedere il processo decisionale per determinare perché è stata specificata la loro utilizzazione. È molto probabile che sia stato commesso un errore quando sono state ideate le regole di progettazione. 

In quasi tutte le nostre classi, c'è stata la percezione che sia necessaria sia una terminazione in serie che una in parallelo su una rete. La Figura 13 mostra una rete ECL che ha una terminazione in serie all'uscita del driver e una terminazione in parallelo all'estremità del carico. 

Come si può notare, il segnale che arriva al carico non raggiunge mai i -0.8 volt necessari per un logico 1 ECL. Questo accade perché la terminazione in serie e la linea di trasmissione hanno ridotto il segnale in uscita prima che inizi a percorrere la linea di trasmissione. Poiché c'è una terminazione parallela all'estremità del carico, non c'è modo che questo segnale possa raddoppiare per raggiungere un corretto logico 1. In questo caso, la "terminazione in serie" funge da resistore limitatore di corrente, che è ciò che si desiderava.

Sfortunatamente, anche la linea di trasmissione la vede come una terminazione in serie.

Eccezioni alle Regole

Come spesso accade nella progettazione di sistemi elettronici ad alta velocità, ci sono eccezioni alle regole sopra menzionate. Ci sono casi in cui è necessaria una terminazione ad entrambe le estremità di una linea di trasmissione. Due esempi di ciò sono un driver video che ha un seguito di emettitori per un'uscita così come i driver OC-48.

Le specifiche di progettazione per entrambi sono descritte di seguito.

Nel caso di un driver video, i seguiti di emettitori tendono ad oscillare. Un metodo comune per prevenire ciò è posizionare una piccola resistenza in serie con l'emettitore mentre guida la linea di trasmissione.

Quando ciò è fatto, il problema del segnale viene superato progettando l'amplificatore video in modo tale che crei una tensione di partenza maggiore.

Con i driver OC-48, ci sono piccole riflessioni, create da imperfezioni come connettori nel percorso della linea di trasmissione. Queste piccole riflessioni tornano indietro al driver, che di solito è una pseudo sorgente di corrente. Ciò significa che il driver ha un'alta impedenza di uscita. L'energia nelle piccole riflessioni sopra menzionate è riflessa dall'alta impedenza del driver e viaggia di nuovo verso il carico. All'arrivo al carico, le riflessioni si sommano al jitter. Regolando l'impedenza di uscita del driver in modo tale che corrisponda esattamente all'impedenza della linea, le piccole riflessioni vengono assorbite e il jitter migliora. I due estremi della linea di trasmissione sono terminati in modo tale che l'estremità del driver abbia una terminazione in serie e l'estremità del carico una terminazione parallela. Qui, la progettazione del driver deve tenere conto di questi fattori. Tuttavia, si dovrebbe notare che con componenti disponibili in commercio, non c'è modo di regolare le caratteristiche del driver in modo tale che sia possibile utilizzare sia una terminazione in serie che una parallela.

Riassunto

Per controllare le riflessioni, le due opzioni praticabili sono le terminazioni parallele, le terminazioni seriali o, con alcune famiglie di logica, le terminazioni parallele equivalenti di Thevenin. Sebbene esistano altri tipi di terminazioni, spesso si tratta di implementazioni di tipo tampone che sono molto meno preferibili rispetto alla progettazione iniziale di circuiti con terminazioni parallele o seriali correttamente posizionate.

Hai altre domande? Chiama un esperto di Altium o scopri di più sulle linee di trasmissione e le terminazioni nel design ad alta velocità con Altium Designer®.

Riferimenti:

Ritchey, Lee W. e Zasio, John J., “Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volume 1.”