Verwendung von Abschlüssen zur Kontrolle von Reflexionen

In einem vorherigen zweiteiligen Artikel habe ich Reflexionen, ihre Ursprünge und welche Auswirkungen sie auf ein Signal haben anhand eines typischen unbeschalteten 5V-CMOS-Schaltkreises als Beispiel besprochen. Wie zuvor erwähnt, gelten diese Informationen für jede Logikfamilie. Dieser Artikel wird sich darauf konzentrieren, wie Reflexionen durch die Verwendung verschiedener Abschlüsse kontrolliert werden können. In dieser Diskussion wird eine Beschreibung der Eigenschaften dieser Abschlüsse und welche in spezifischen Designimplementierungen am besten funktionieren, enthalten sein.

Ein kurzer Überblick

Im oben genannten Artikel wurden Reflexionen und ihr Verhalten auf einer Übertragungsleitung besprochen. Im Wesentlichen wurde gezeigt, dass die EM-Energie, die eine Übertragungsleitung hinunterläuft, entlang dieser Linie reflektieren wird, es sei denn, sie wird absorbiert. Die zwei Arten von Reflexionen—Überschwingen oder Unterschwingen—wurden diskutiert, und es wurden Daten präsentiert, die zeigten, dass Unterschwingen das primäre Problem darstellt.
Nur zur Erinnerung, im oberen Teil von Abbildung 1 befindet sich ein unbeschalteter 5V CMOS-Schaltkreis, der eine 50-Ohm-Übertragungsleitung treibt.

Diese Schaltung ist so schnell, dass die reflektierte Energie auf dieser Leitung dazu führt, dass die Spannung, die am Eingang zur Last erscheint, doppelt so hoch ist wie die Spannungsebene, die ursprünglich die Übertragungsleitung hinunterging. Während dieses Prozesses überschritt die Verdopplung die maximal zulässige „1“-Spannung von +5,7 Volt.
Der untere Teil von Abbildung 1 zeigt sowohl die steigenden als auch die fallenden Kanten der Beispielsschaltung. Die fallende Kante verdoppelt sich ebenfalls und fällt um mehr als 2 Volt unter den Boden, was die Spannungsgrenze von -0,7V überschreitet.
Die zwei horizontalen Linien zeigen den maximal zulässigen Signalschwung an. 

Der Grund für die übermäßigen Spannungen ist, dass die Größe des Signals, das die Übertragungsleitung hinunterging, zu groß war. Als es sich verdoppelte, war die resultierende Spannung zu groß. Der Wert der Spannung, die die Übertragungsleitung hinunterging, wird durch den Spannungsteiler bestimmt, der durch die Ausgangsimpedanz des Treibers und die Impedanz der Übertragungsleitung gebildet wird, wie in Abbildung 2 gezeigt.

Serielle und parallele Abschlüsse

Es gibt etwas, das getan werden kann, um die beiden Impedanzen in dem oben genannten äquivalenten Schaltkreis gleich groß zu machen. Um dies zu erreichen, wird das 5-Volt-Startsignal halbiert und das Signal, das die Leitung hinunterläuft, wird 2,5 Volt betragen, was genau das ist, was benötigt wird. Abbildung 3 zeigt, wie dies gemacht wird. 

Das Teilungsverhältnis wird angepasst, indem ein 25-Ohm-Widerstand am Ausgang des Treibers hinzugefügt wird. Dies ist ein Beispiel für eine Serienabschluss. 

Wie zuvor reiste das 2,5V-Signal die Übertragungsleitung hinunter und traf auf einen offenen Stromkreis. Dieser offene Stromkreis absorbierte nicht die Energie im EM-Feld. Auf der Hinfahrt wurde die parasitäre Kapazität der Übertragungsleitung auf V/2 oder +2,5 Volt aufgeladen. Auf der Rückfahrt wurde die parasitäre Kapazität vollständig auf bis zu +5 Volt aufgeladen. Als das EM-Feld zurück zur Quelle kam, traf es auf den äquivalenten Schaltkreis, der in Abbildung 4 gezeigt wird.

In Abbildung 4 beträgt der Zout 25 und der Zst (Serienabschluss) 25 Ohm, was insgesamt 50 Ohm ergibt, und die Spannungsquelle ist ein Kurzschluss. Die Impedanz der Übertragungsleitung beträgt 50 Ohm. Der Effekt besteht darin, eine perfekte Übertragung zu ermöglichen. Der 50-Ohm-Abschluss absorbiert die gesamte Energie im zurückkehrenden EM-Feld, sodass es keine Reflexion gibt. Das bedeutet, dass der Schaltkreis stabil bei +5 Volt ist. Wenn das Signal von einem logischen 1 zu einem logischen 0 wechselt, finden die gleichen Ereignisse statt. Der Last wird die beabsichtigte Rechteckwelle bereitgestellt, und die Eingangsspannungsbewertung des Bauteils wurde nicht verletzt.

Daher wird gesagt, dass die Schaltung in Abbildung 3 „serienmäßig abgeschlossen“ wurde. Das resultierende Schalten wird oft als reflektiertes Wellenschalten bezeichnet, weil die Daten entlang der Leitung erst dann korrekt sind, wenn die reflektierte Welle auf ihrem Weg zurück zur Quelle vorbeikommt. Wie man sehen kann, ist die Spannungswellenform an jedem Ende der Leitung unterschiedlich. Nur am Lastende der Leitung liegen zu jeder Zeit gültige Logikpegel an. Überall zwischen dem Treiber und der Last sind die Spannungspegel für eine gewisse Zeit zwischen einer 1 und einer 0. Dies ist ein ungültiger Logikzustand. Daher können kantensensitive Lasten wie Takteingänge nur am Ende der Leitung, das am weitesten vom Treiber entfernt ist, platziert werden.

Das reflektierte Wellenschalten in Abbildung 3 ist die Basis für den PCI-Bus. Es ist die energieeffizienteste Methode für Hochgeschwindigkeitssignalisierung. Es gibt jedoch Einschränkungen, wenn es für einen Bus wie PCI verwendet wird. Die Einschränkung ist die Dauer der beiden Bankspannungspegel, während das Signal eine Rundreise auf dem Bus macht.

Bis diese "Totzeit" verstrichen ist, können keine logischen Operationen durchgeführt werden. Deshalb hatte der ursprüngliche 33 MHz PCI-Bus eine Bandbreitenbegrenzung. Die Menge an schneller CPU-Leistung, die dem Benutzer zur Verfügung stand, war begrenzt. Der ursprüngliche 33 MHz PCI-Bus durfte 30 Zoll lang sein. Die Hin- und Rücklaufverzögerung auf einem solchen Bus betrug 10 Nanosekunden. Die gesamte Zeit in einem Taktzyklus beträgt nur 30 Nanosekunden. Bei jedem Schaltvorgang werden 10 Nanosekunden als Totzeit verbraucht. Dies lässt nur 10 Nanosekunden für die beiden Logikpegel übrig. Eine Erhöhung der Taktfrequenz verringert nicht die Totzeit. Sie reduziert nur die "Daten-Gültigkeits"-Zeit.

Wir haben uns von 33 MHz PCI-Bussen zu 66 MHz und 100 MHz Bussystemen weiterentwickelt. Dies ist möglich wegen der folgenden:

• Die Spezifikation des 66 MHz PCI-Busses besagt, dass die maximale Buslänge 9 Zoll nicht überschreiten darf. Die Hin- und Rücklaufverzögerung dieser Buslänge beträgt 3 Nanosekunden. Von diesem 15-Nanosekunden-Taktzyklus werden nur 6 Nanosekunden als Totzeit verwendet, 9 Nanosekunden bleiben für logische Operationen übrig. Dies ist ausreichend, um die Schaltanforderungen zu erfüllen.
• Der 100 MHz PCI-Bus hat eine Taktperiode von nur 10 Nanosekunden. Damit dies funktioniert, ist die Buslänge auf 5 Zoll oder eine Hin- und Rücklaufverzögerung von 3 Nanosekunden beschränkt.

Die vorangegangene Diskussion wirft einige interessante Punkte auf. Um seriell abgeschlossene Logik in einem busorganisierten System zu verwenden, ist es notwendig, die Systemgröße zu reduzieren, da die Taktfrequenz zunimmt. Dies minimiert die Totzeit. Bei Taktfrequenzen über 100 MHz wird es schwierig, bedeutungsvolle Systeme dieser Art zu bauen. Also, wie ist es möglich, dass Supercomputer mit Taktfrequenzen über einem GHz funktionieren?

Wenn wir davon ausgehen, dass die EM-Energie am Lastende der Leitung durch Platzierung einer Abschlussimpedanz dort, wie in Abbildung 5 gezeigt, absorbiert wird, sind die Ereignisse im ersten Teil der Operationen die gleichen wie bei allen vorherigen Beispielen. 

Die +3,3 Volt Bankspannung wird als Signal die Übertragungsleitung hinuntergeschickt. 2 Nanosekunden später trifft das EM-Feld am Lastende der Leitung ein. Abbildung 6 stellt dies sowohl für die ansteigenden als auch für die abfallenden Kanten dar. Es gibt dieselben Wellenformen an allen Punkten entlang der Übertragungsleitung. Es scheint nicht, dass es irgendwelche illegalen Logikzustände oder Reflexionen gibt. 

Leider funktioniert diese Schaltung, da es sich um einen 5-Volt-CMOS-Schaltkreis handelt, nicht, weil das Minimum für Logik 1 in dieser Familie +4,2 Volt beträgt. Die Logik 1 in Abbildung 6 erreicht dieses Niveau nicht. Auch wenn es keine Reflexionen gibt, wird die Schaltung nicht funktionieren, daher muss etwas unternommen werden, um das Niveau der Logik 1 zu erhöhen. Der Teiler, der durch die Ausgangsimpedanz und die Leitungsimpedanz gebildet wird, bestimmt das Niveau der Logik 1. Einer dieser Faktoren muss geändert werden. Es ist schwierig, die Leitungsimpedanzen ausreichend zu ändern, um dieses Problem zu beheben, daher muss die Ausgangsimpedanz des Treibers reduziert werden. Abbildung 7 stellt dies dar. 

Ein neuer Treiber wurde gefunden, der eine Ausgangsimpedanz von 5 Ohm aufweist. Dieses Mal handelt es sich um einen 3,3-Volt-CMOS-Treiber. Wie man sehen kann, beträgt die Bankspannung, die der Logik 1 entspricht, 10/11 von V oder 3 Volt. Dies ist ein korrektes Logiklevel 1 für diesen Schaltkreis. Alle Bedingungen wurden erfüllt und es gibt keine illegalen Logikzustände. Zusätzlich kann eine Last überall entlang einer Übertragungsleitung platziert werden, mit der Gewissheit, dass sie immer ein korrektes Logiksignal sehen wird. Dies wird als parallele Terminierung bezeichnet. Es ist die Terminierungsmethode, die für alle sehr schnellen Logikpfade verwendet wird. Allerdings hat dieses Signalprotokoll auch Nachteile in Bezug auf den Stromverbrauch. Mit dem 3,3-Volt-Signalschwung nähert sich die Leistung pro Signalleitung 1/5 Watt, was viel zu hoch ist, um in praktischen Systemen verwendet zu werden. Deshalb sind die Signalschwünge aller Logikfamilien, die für die parallele Terminierung vorgesehen sind, klein. Zum Beispiel liegen die ECL-Signalschwünge bei etwa 1 Volt; GTL-Signalschwünge bei 800 Millivolt und LVDS-Signalschwünge bei 400 Millivolt.

Die zuvor genannten Logikfamilien niedriger Ebene funktionieren bei hohen Geschwindigkeiten sehr gut. Aufgrund der kleinen Signalwechsel haben sie jedoch keine sehr große Störsicherheitsmarge. Daher wird das Rauschmanagement zu einem sehr wichtigen Teil des Entwurfsprozesses. Dies gilt insbesondere, wenn es sich um ein gemischtes Logiksystem handelt, das 3,3-Volt- oder 5-Volt-CMOS-Schaltungen enthält.

Es ist wichtig zu bedenken, dass bei Verwendung einer parallelen Terminierung die Bankspannung die Logik-1-Spannung ist. Um eine ausreichend große Logik-1-Spannung für einen ordnungsgemäßen Betrieb zu erzeugen, muss die Ausgangsimpedanz des Treibers wesentlich geringer sein als die Leitungsimpedanz.

Andere Arten von Terminierungen

Zusätzlich zu Serien- und Parallelschluss-Terminierungen werden manchmal andere Terminierungen als Lösungen für Reflexionen angeboten. Diese Terminierungen umfassen:

• AC-Terminierungen.
• Dioden-Terminierungen.
• Thevenin-Terminierungen.

1. Thevenin-Netzwerke als Pull-ups oder Pull-downs.

• Serien- und Parallelschluss-Terminierungen, die im selben Netz verwendet werden.

Die technologische Gültigkeit dieser Terminierungen oder deren Fehlen wird unten untersucht.

AC-Abschlüsse werden manchmal als eine Möglichkeit vorgeschlagen, um die Spannungsverdopplung am offenen Ende einer Übertragungsleitung zu kontrollieren. Ein AC-Abschluss verbindet den parallel geschalteten Abschlusswiderstand am Ende eines Netzes mit einem kleinen Kondensator. Ziel dieses Ansatzes ist es, die Abschaltung während der Zeiten zu gewährleisten, in denen die Kanten umschalten und sie zu trennen, wenn die Logikpegel im „Ruhezustand“ sind. Diese Methode wurde ursprünglich entwickelt, als die TTL-Kanten schnell genug wurden, dass sie ¼ TEL (transitional electrical length) überschritten und an den Eingängen von Gates übermäßige Spannungen verursachten. Wenn ein AC-Abschluss am Ende eines Netzes angebracht wird, ist das Ergebnis eine ansteigende oder abfallende Kante, die eine RC-Zeitkonstante hat, die die Kante effektiv verlangsamt, während sie das Überschwingen begrenzt. Wenn die Kantenverschlechterung akzeptabel ist, könnte ein AC-Abschluss ein Weg sein, um mit schnellen Kanten umzugehen.

In Abbildung 8 zeigt der obere Teil der Abbildung denselben Schaltkreis wie in Abbildung 1, jedoch mit einem AC-Abschluss. 

Wie man sehen kann, wenn der Wert des Widerstands und des Kondensators so gewählt wird, dass das Überschwingen Vdd +0,7 Volt nicht überschreitet, beginnt das Signal wie eine Sinuswelle auszusehen und die Kanten sind nicht länger scharf.

Wenn die Taktfrequenz weit über die 66 MHz in diesem Beispiel erhöht wird, wird die Wellenform nicht nur mehr einer Sinuswelle als einer Rechteckwelle ähneln, sie ist auch nicht mehr in der Lage, den erforderlichen Signalhub aufrechtzuerhalten. Dieses Problem tritt auf, wenn man versucht, eine AC-Terminierung mit DRAM-Arrays zu verwenden. Es ist keine gut funktionierende Methodik bei hohen Taktraten und sollte stattdessen nur als eine „Notlösung“ für einen Schaltkreis betrachtet werden, der von Anfang an mit einer echten Serien- oder Parallelschaltung hätte entworfen werden sollen.

Diodenabschlüsse am Empfängerende einer Übertragungsleitung anstelle einer Widerstandsabschluss sind ein weiteres Beispiel für einen Notlösungsansatz. Anstatt Übertragungsleitungen mit angemessenen Abschlüssen zu entwerfen, die verhindern, dass das Überschwingen übermäßig wird, wird ein Paar Dioden zwischen der Signalleitung und den beiden Stromschienen angebracht und so orientiert, dass, wenn das Überschwingen Vdd überschreitet, eine Diode als Klemme aktiviert wird. Dies wird in Abbildung 9 gezeigt.

Wenn das Überschwingen versucht, unter Vss (Spannungsversorgungsquelle) zu gehen, wird die andere Diode als Klemme aktiviert. Dies funktioniert zwar, jedoch müssen die Dioden Schottky-Dioden sein, um schnell genug einzuschalten. Darüber hinaus sind die Kosten pro Leitung für diesen speziellen Ansatz ziemlich hoch.

Die bisher beschriebenen parallelen Abschlüsse waren mit der Erde verbunden. Dies ist eine symbolische Erde, da die tatsächlichen parallelen Abschlüsse immer an eine spezielle Terminatorspannung und nicht an die Erde angeschlossen werden, Vdd (Voltage drain) oder Vee (Voltage emitter). Im Fall von ECL, das zwischen Erde und -5,2 Volt arbeitet, sind die Abschlusswiderstände tatsächlich an eine spezielle Vtt (Voltage termination)-Versorgung angeschlossen, die -2,0 Volt beträgt. GTL-Abschlüsse verbinden sich mit +1,2 Volt, während parallele Abschlüsse für 2,2 Volt CMOS sich mit +1,1 Volt verbinden.

Bei Verwendung der oben genannten Logikfamilien ist es notwendig, eine Stromversorgung und eine Stromebene hinzuzufügen, um die benötigten Terminatorspannungen zu liefern. Wenn es nur wenige Schaltkreise gibt, die parallele Abschlüsse benötigen, wie es der Fall ist, wenn PECL für eine Schnittstelle zu einem Transceiver verwendet wird, entspricht dies einem großen Aufwand für nur wenige Leitungen.

Eine andere Herangehensweise an dieses Problem besteht darin, ein Zwei-Widerstands-Netzwerk zu verwenden, um die Terminatorimpedanz und die Terminatorspannung zu emulieren. Dies wird als Thevenin-Äquivalent bezeichnet und ist in Abbildung 10 dargestellt.

Um die Werte der Widerstände zu bestimmen, die benötigt werden, um die äquivalente Spannung und Impedanz zu erzeugen, ist es notwendig, die zwei Gleichungen zu lösen, die in dieser Abbildung dargestellt sind. Hier ist Vcc die Spannung von einer Stromversorgung, die mit dem Kollektorterminal eines bipolaren Transistors verbunden ist. Vt ist der Spannungstransformator.

Ein Thevenin-Netzwerk kann verwendet werden, um einen Pull-up zu einer anderen Spannung als Vdd oder einen Pull-down zu einer anderen Spannung als Masse zu erstellen. Ein Beispiel hierfür ist das Widerstandsnetzwerk auf einem VME-Bus-Backplane.
Abbildung 11 ist ein Beispiel für ein Pull-up-Netzwerk. 

Ein TTL-Ausgang hat einen unsymmetrischen Ausgang. Die Impedanz des Ausgangs, wenn er von 1 auf 0 wechselt, ist viel niedriger als beim Wechsel von 0 auf 1. Aufgrund dieser Asymmetrie kann die Anstiegszeit zu langsam sein, um die Timing-Margen zu erfüllen. Das Hinzufügen eines Pull-up zu +3V, was das Maximum 1 für TTL ist, liefert mehr Leistung, um die Leitung aufzuladen. Dies führt zu einer verbesserten ansteigenden Flanke, während die abfallende Flanke nur mäßig verschlechtert wird.

Tabelle 1 zeigt alle Möglichkeiten, eine Übertragungsleitung zu beenden, und ihre spezifischen Betriebseigenschaften.

Abbildung 12 zeigt die Position jeder Beendigung in einem Netzwerk.

Während in Tabelle 1 fünf Arten von Abschlüssen aufgeführt sind, sind nur drei davon wirklich nützlich. Dazu gehören: Serienabschluss, Parallelabschluss und Thevenin-Äquivalenter Parallelabschluss. 

Die gesamte Logik, die für die Verwendung in Hochgeschwindigkeitssignalen vorgesehen ist, kann mit einem dieser vorgenannten Abschlüsse gehandhabt werden. Wenn ein Satz von Designregeln scheinbar AC-Abschlüsse oder Diodenabschlüsse erfordert, ist es eine gute Idee, den Entscheidungsprozess noch einmal zu durchlaufen, um zu bestimmen, warum deren Verwendung spezifiziert wurde. Es ist mehr als wahrscheinlich, dass ein Fehler gemacht wurde, als die Designregeln ausgearbeitet wurden. 

In fast jedem unserer Kurse gab es die Wahrnehmung, dass sowohl ein Serien- als auch ein Parallelabschluss in einem Netzwerk benötigt werden. Abbildung 13 zeigt ein ECL-Netz, das am Ausgang des Treibers einen Serienabschluss und am Lastende einen Parallelabschluss hat. 

Wie man feststellen kann, erreicht das Signal, das an der Last ankommt, nie die erforderlichen -0,8 Volt für eine ECL-Logik 1. Dies geschieht, weil die Serienabschlusswiderstände und die Übertragungsleitung das Ausgangssignal teilen, bevor es die Übertragungsleitung hinunterläuft. Da am Ende der Last eine Parallelabschlusswiderstände vorhanden ist, gibt es keine Möglichkeit, dass sich dieses Signal verdoppelt, um eine ordnungsgemäße Logik 1 zu erreichen. In diesem Fall dient der „Serienabschluss“ als strombegrenzender Widerstand, was gewünscht war.
Unglücklicherweise sieht die Übertragungsleitung ihn auch als Serienabschluss.

Ausnahmen von den Regeln

Wie es oft beim Entwerfen von Hochgeschwindigkeitselektroniksystemen vorkommt, gibt es Ausnahmen von den oben genannten Regeln. Es gibt Fälle, in denen ein Abschluss an beiden Enden einer Übertragungsleitung benötigt wird. Zwei Beispiele dafür sind ein Videotreiber, der einen Emitterfolger als Ausgang hat, sowie OC-48-Treiber.

Die spezifischen Entwurfsdetails für beide sind unten beschrieben.

Im Falle eines Videotreibers neigen Emitterfolger dazu, zu schwingen. Eine gängige Methode, dies zu verhindern, ist das Platzieren eines kleinen Widerstands in Serie mit dem Emitter, während er die Übertragungsleitung antreibt.

Wenn dies erledigt ist, wird das Signalproblem überwunden, indem der Videoverstärker so entworfen wird, dass er eine größere Startspannung erzeugt.

Mit OC-48-Treibern gibt es kleine Reflexionen, die durch Unvollkommenheiten wie Verbindungsstücke im Übertragungsweg entstehen. Diese kleinen Reflexionen gelangen zurück zum Treiber, der normalerweise eine Pseudo-Stromquelle ist. Das bedeutet, dass der Treiber eine hohe Ausgangsimpedanz hat. Die Energie in den zuvor genannten kleinen Reflexionen wird von der hohen Impedanz des Treibers reflektiert und bewegt sich zurück zur Last. Bei der Ankunft an der Last addieren sich die Reflexionen zum Jitter. Durch Anpassen der Ausgangsimpedanz des Treibers, sodass sie genau der Leitungsimpedanz entspricht, werden die kleinen Reflexionen absorbiert und der Jitter verbessert. Die beiden Enden der Übertragungsleitung sind so abgeschlossen, dass das Treiberende eine Serienabschluss hat und das Lastende eine Parallelabschluss hat. Hier muss das Treiberdesign diese Faktoren berücksichtigen. Es sollte jedoch beachtet werden, dass mit kommerziell verfügbaren Komponenten keine Möglichkeit besteht, die Treibercharakteristika so anzupassen, dass sowohl ein Serienabschluss als auch ein Parallelabschluss verwendet werden können.

Zusammenfassung

Um Reflexionen zu kontrollieren, sind die beiden praktikablen Optionen parallele Abschlüsse, serielle Abschlüsse oder, bei bestimmten Logikfamilien, Thevenin-äquivalente parallele Abschlüsse. Obwohl andere Arten von Abschlüssen existieren, sind sie oft nur Notlösungen, die weit weniger bevorzugt werden als das ursprüngliche Design von Schaltungen mit richtig platzierten parallelen oder seriellen Abschlüssen.

Haben Sie weitere Fragen? Rufen Sie einen Experten bei Altium an oder entdecken Sie mehr über Übertragungsleitungen und Abschlüsse im Hochgeschwindigkeitsdesign mit Altium Designer®.

Referenzen:

Ritchey, Lee W. und Zasio, John J., „Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volume 1.“