Mobile menu

PCB 재료의 유전율은 과연 얼마나 일정할까요?

Kella Knack
|  작성 날짜: 2020/09/16 수요일  |  업데이트 날짜: 2026/03/12 목요일
Go Deeper with AI:
PCB 재료의 유전율은 과연 얼마나 일정할까요?

저희 강의에서 다루는 중요한 재료 특성 중 하나는 유전율, 즉 상대 유전율 er입니다. 적층판 공급업체들은 이를 종종 Dk라고 부릅니다. 제품 개발자들은 PCB 재료의 유전율이 설계에서 어떤 역할을 하는지, 이를 어떻게 측정하는지, 어떻게 반영해야 하는지, frequency에 따라 어떻게 달라지는지, 그리고 적층판 제조업체가 제공하는 유전율 데이터가 정확하고 신뢰할 수 있는지에 대해 명확히 이해하지 못하는 경우가 있습니다.

이 글에서는 이러한 주제들을 다루고, PCB materials의 유전율이 특정 설계의 전반적인 성공을 결정하는 데 왜 중요한 역할을 하는지 설명합니다. 

유전율 표를 빠르게 훑어보며 비교할 때는 PCB 유전율 값이 주파수, 구조, 측정 방법에 따라 달라진다는 점을 기억해야 합니다.

개요: PCB 재료의 유전율

진공의 유전율은 정의상 1입니다. 진공 이외의 적층 재료 유전율은 진공을 기준으로 비교됩니다. 이 비교를 통해 상대 유전율 er가 도출되며, 이는 평행판 커패시터와 같은 구조의 정전용량에 이러한 재료가 진공과 비교해 어떤 영향을 미치는지를 나타냅니다. 또한 유전체는 그 내부를 진행하는 전자기장의 속도를 늦춥니다. 엔지니어들은 스택업 후보 적층판을 비교하기 위해 유전율 표를 자주 참고합니다.

기억해야 할 핵심 사항은 다음과 같습니다.

  • 진공의 유전율은 1입니다. 모든 적층 재료의 유전율은 1보다 큽니다.
  • er 을 측정하는 일반적인 방법은 1 MHz에서의 평행판 방식입니다. 아래에서 보겠지만 전송선 설계에서는 유전체 내 신호 속도를 구해 er 을 계산하는 방법이 더 유용합니다.
  • 유전율은 모든 PCB materials에서 주파수에 따라 변합니다.
  • 적층판의 유전율은 유리 대 수지 비율의 함수입니다. 수지가 많으면 er 은 낮아집니다. 수지가 적으면 er 은 높아집니다. 따라서 유리 대 수지 비율을 아는 것이 중요하며, 이것이 er
  • 을 결정하는 데 도움이 됩니다.Dke 라는 용어는 같은 의미로 혼용됩니다.
  • 유전율은 실제로 복소수이며, 그 허수부는 손실 계수 또는 Df라고 부르기도 합니다. Dk와 Df가 함께 손실 탄젠트를 결정합니다. 여기서는 대부분의 설계에서 일반적으로 출발점이 되는 Dk에만 초점을 맞추겠습니다.

er 계산 및 측정

식 1은 특정 재료의 er 을 결정하는 데 사용되는 식입니다. 테스트 신호의 속도와 진공에서의 광속을 이용해 er을 계산할 수 있습니다:

C is the speed of light.

여기서 V는 특정 주파수에서의 속도, er 은 상대 유전율, C는 광속입니다. 이 값의 제곱근은 재료의 굴절률이라는 점에 유의하십시오(단순화를 위해 여기서도 Df는 무시했습니다). 이는 많은 분들이 물리 시간에 익숙한 개념일 것입니다. 즉, 유전체 내 신호 속도를 측정하면 유전율을 구할 수 있습니다.

속도를 측정하여 유전율을 결정하는 방법은 여러 가지가 있습니다. 실제로는 신호 속도를 직접 측정할 수 없으므로, 다른 측정값으로부터 계산해야 합니다.

간단한 방법은 균일한 전송선의 한쪽 끝을 높은 기준 임피던스로 종단하는 것입니다. 그런 다음 TDR 측정을 사용해 전송선을 왕복하는 시간을 구할 수 있습니다. TDR 장비는 전송선 한쪽 끝으로 펄스를 보내고, 전송선 반대쪽 끝의 큰 임피던스 불연속에서 발생하는 강한 반사를 검출합니다. 신호 주입 시점과 반사 검출 시점 사이의 시간은 펄스 이동 시간의 두 배입니다. 선로 길이와 편도 이동 시간을 이용하면 신호 속도를 구할 수 있고, 여기에 위의 식 1을 적용하면 유전율이 계산됩니다.

이 방법은 광대역 펄스의 전파 시간과 신호 속도를 측정해 주지만, 단일 주파수에 대한 값은 아닙니다. 어떤 면에서는 디지털 신호 속도를 더 정확하게 나타낸다고 할 수 있습니다. 단일 주파수에서의 신호 속도와 유전율을 얻으려면 사인파를 인가하고 그 반사를 측정해야 하는데, 이는 일반적인 TDR 측정으로는 보통 불가능합니다. TDR 측정이 실제로 제공하는 값은 군속도, 즉 이동하는 푸리에 성분들의 중첩으로 인해 형성되는 전체 펄스의 속도입니다.

하지만 VNA를 사용해 S-파라미터를 얻는 것은 가능합니다. 그러면 S21 플롯의 위상으로부터 전파 시간을 구할 수 있습니다. S21 플롯의 위상 데이터를 사용하면 주파수의 함수로 미분값을 계산할 수 있고, 이를 통해 식 2에서 정의한 전파 지연을 얻을 수 있습니다. 이 글을 읽어보세요. 비아 구조에 대해 이 측정/시뮬레이션을 수행하는 방법을 확인할 수 있습니다.

전파 지연 플롯은 VNA 측정이 수행된 주파수 범위 전체에 대해 제공됩니다. 동일한 측정을 시뮬레이션으로 수행하는 경우에도 같은 절차를 사용합니다. 전파 지연이 구해지면 포트 간 거리를 이용해 측정 범위 내 각 주파수에서의 파속과 유전율을 얻을 수 있습니다.

매우 중요하게 주목해야 할 점은 유전율이 다음 두 가지 요소에 따라 달라진다는 것입니다.

  • 구리 표면 거칠기 값, 여기에서 설명한 바와 같이 그리고 Bert Simonovich 같은 설계자들이 설명한 내용
  • 전송선을 정의하는 데 사용된 구조; 이것이 바로 마이크로스트립, 코플래너 도파관, 접지형 코플래너 도파관이 모두 유효 유전율 측정값을 갖는 반면, 스트립라인은 거친 구리에 대한 실제 유전율을 제공하는 이유입니다.

지금까지 설명한 것은 시간 영역 또는 주파수 영역에서 유전율을 측정하는 두 가지 방법일 뿐이며, 시판 장비와 간단한 실험실 셋업으로 테스트 쿠폰에서 이러한 측정을 수행할 수 있기 때문에 언급할 가치가 있습니다. 이 외에도 재료 제조업체가 사용하고 IPC 표준에 규정된 보다 전문적인 방법들이 있습니다: 

  • 링 공진기
  • Delta Line Pair
  • 임피던스 불연속 쌍의 시간 간격
  • X-밴드 클램프드 스트립라인 공진기
  • 평행판 커패시터 방식
  • Bereskin 스트립라인 방식

PCB 재료의 유전율

유전율 표 1은 PCB 재료의 유전율과 그에 대응하는 파속을 보여줍니다. 다시 한 번 말하지만, 파속은 이를 결정하는 데 사용된 측정 구조와 구리 표면 거칠기에 따라 달라집니다. 이러한 표에서 PCB 유전율 데이터를 해석할 때는 구조와 구리 표면 거칠기가 유효값에 큰 영향을 준다는 점을 기억해야 합니다.

Dielectric Constant of PCB materials table
표 1. PCB 재료의 상대 유전율 및 해당 속도 값(참고: pSEC 열에는 10을 곱해야 함)

이 그림 하단의 설명을 보면 유전율이 유리 대 수지 비율과 신호 주파수의 함수라는 점이 명시되어 있습니다. 이 슬라이드의 측정은 2 GHz에서 수지 함량 55% 조건으로 수행되었습니다(이에 대해서는 아래에서 더 설명합니다).

그림 1은 다양한 적층판의 er 과 주파수의 관계를 보여줍니다.

Relative Dielectric Constant of PCB materials vs frequency
그림 1. 몇 가지 대표적인 적층판의 상대 유전율과 주파수의 관계.

여기에는 고전적인 네 가지 재료 유형과 함께 다소 혼란스러운 범주인 FR-4가 포함되어 있습니다. 이 차트는 주파수가 올라갈수록 유전율이 낮아진다는 것을 보여줍니다(이 플롯은 6 GHz까지만 확장됨에 유의하십시오). 또한 가는 선은 수지 함량 42%를 나타냅니다(모든 저가 재료는 이런 방식으로 만들어집니다). 바로 이 측정으로부터 표준값 er = 4.7이 정해졌는데, 1 MHz에서 er 이 약 4.9이기 때문입니다. 실제로는 어떤 실제 재료도 이런 유전율을 갖지 않습니다.

보시다시피 수지 함량이 55%이면 er 은 낮아집니다. 아래에서 언급하겠지만, 이제 55%는 더 이상 높은 수지 함량으로 분류되지 않습니다. Figure 2에서 볼 수 있듯이 유전율 대 주파수 곡선은 주파수가 증가할수록 내려가며 약 2 GHz에서 평탄해집니다.

Relative Dielectric Constant
그림 2. 네 가지 유형의 적층판에 대한 PCB 재료의 상대 유전율 대 주파수.

주의 사항: 1 MHz에서의 er 값을 사용해 calculate impedance를 수행하는데, 제품은 2 GHz에서 동작할 예정이라면 설계 프로세스를 처음부터 오차를 안고 시작하는 셈이며, 그 오차는 전체 설계 과정에 걸쳐 전파됩니다. 예전에는 특정 설계에 어떤 주파수를 사용해야 할지 결정하는 것이 어려운 문제였지만, 오늘날의 에지 속도는 매우 빠르기 때문에(2 GHz 이상) 더 이상 크게 우려할 요소는 아닙니다.

제품 개발자가 PCB 제조 시설에서 제공한 er 계산값을 사용할 경우, 그 제조업체가 명시한 유전율에 어떤 주파수를 사용했는지 아는 것이 중요합니다. 그 시설이 2 GHz 이상을 사용하지 않는다면, 그 수치를 신뢰하지 않는 것이 현명합니다. 설계가 사양대로 동작하도록 보장하려면, 제조업체는 해당 적층판에 대해 구체적인 주파수 정보와 함께 구체적인 수지 함량도 반드시 제공해야 합니다.

적층판 제조업체가 제공하는 정보

모든 적층판 제조업체는 자사가 생산하는 적층판 재료의  er 값을 공개합니다. 그림 3은 Isola Group에서 생산하는 FR408HR 프리프레그 재료에 대한 er 데이터를 포함해, 어떤 유형의 정보가 제공되는지 보여주는 예입니다. 모든 재료 제조업체가 이 정도 수준의 정보를 제공하는 것은 아닙니다. 어떤 업체는 이 정보를 전혀 제공하지 않거나, 유전율에 대해 두 개의 주파수 지점만(예: 100 MHz와 10 GHz) 제시하기도 합니다. 또 어떤 회사는 시험 방법을 알려주지 않기 때문에, 유전율 값이 표면 거칠기, 측정 구조의 공진 등의 영향을 보정한 값인지 알 수 없습니다.

그림 3. Isola(FR408HR)의 널리 사용되는 재료에 대한 프리프레그 적층판 특성.

그림 3은 고성능 FR4 적층판의 한 예일 뿐이지만, 개발 중인 PCB에서 정확한 임피던스를 얻을 수 있는 우수하고 실용적인 스택업을 설계하려면 엔지니어에게 일반적으로 어떤 적층판 데이터 표가 필요한지를 잘 보여줍니다. 이 그림에 포함된 정보는 신뢰할 수 있는 데이터이며, er 값이 주파수에 따라 어떻게 변하는지를 보여줍니다. 이 경우 Dk 값은 단 3개의 서로 다른 주파수에서만 제공된다는 점에 유의하십시오. 또한 서로 다른 두께의 적층판은 유리 대 수지 비율이 다르기 때문에 er 값도 적층판 두께에 따라 달라진다는 점에 주목해야 합니다.

이 표에는 100 MHz 미만의 값이 없다는 점을 주목하는 것이 중요합니다. 우수한 적층판 제조업체는 그 이하의 데이터가 아무 가치가 없다는 것을 알고 있습니다. 실제로 적층판 제조업체가 1 MHz 데이터라고 명시한 값을 제시한다면, 그 정보는 신뢰하지 않는 것이 좋으며 더 신뢰할 수 있는 적층판 공급업체를 찾아볼 때입니다.

또 하나 중요한 점은, 적층판 제조업체는 PCB 재료의 유전율을 계산하기 위해 TDR 트레이스를 사용하지 않는다는 것입니다. 물론 몇 가지 주파수에서 테스트 쿠폰을 사용해 직접 이렇게 해볼 수는 있지만, 이상적인 방법은 아닙니다. IPC 표준에 명시된 더 정교한 방법들이 있으며, 적층판의 er 보고 값은 측정 방법에 따라 달라집니다. Dk 및 Df 값이 적층판 데이터시트에서 어떻게 제시되는지 자세히 알아보려면 Jon Coonrod와의 이 팟캐스트를 확인해 보세요.

요약

PCB 재료의 유전율에 영향을 미치는 요소를 이해하는 것은 설계 중인 제품에 적합한 적층판을 선택하는 데 핵심적입니다. 적층판 공급업체가 제공하는 데이터는 좋은 출발점이며, 주파수와 수지 함량이 올바르다면 신뢰할 수 있습니다. 가장 자주 사용하는 적층판에 대해서는 선별된 유전율 표를 유지하고, 사용하는 동작 대역에서 PCB 유전율 수치를 검증하십시오.

다음 PCB에서 er 이 전송선 임피던스에 미치는 영향을 계산해야 할 때는 Altium Develop 내에서 사용할 수 있는 Altium Designer 와 Simberian의 통합 필드 솔버를 사용할 수 있습니다. 이 통합 필드 솔버는 표준 모델을 사용해 레이어 스택업에서 er 및 임피던스를 계산하며, 요구 임피던스를 만족하도록 전송선 크기를 정확하게 맞추는 데 도움을 줍니다.

신뢰할 수 있는 전력 전자 장치든 첨단 디지털 시스템이든, Altium Develop은 모든 분야를 하나의 협업 역량으로 통합합니다. 사일로 없이. 한계 없이. 엔지니어, 디자이너, 혁신가가 제약 없이 함께 공동 설계할 수 있는 곳입니다. 지금 Altium Develop을 경험해 보세요!

참고문헌

  • Ritchey, Lee W., and Zasio, John J., “Right The First Time, A Practical Handbook on High Speed PCB and System Design,” Volume 1.
  • Ritchey, Lee W., Course Slides, “2-Day Signal Integrity and High Speed System Design,” training class.

자주 묻는 질문

유전율(er 또는 Dk)이란 무엇이며, PCB 설계에서 왜 중요한가요?

유전율은 진공(값 1)을 기준으로 한 재료 특성으로, PCB에서 정전용량을 증가시키고 전자기장의 전파 속도를 늦춥니다. 신호 속도는 v = c / sqrt(er)로 비례하므로, Dk는 전파 지연과 전송선 임피던스에 직접적인 영향을 줍니다. 따라서 올바른 적층판 Dk를 선택하는 것은 정확한 임피던스 제어, 타이밍, 전반적인 신호 무결성을 위해 필수적입니다.

유전율은 정말 “상수”인가요? 설계에는 어떤 주파수를 사용해야 하나요?

아니요. Dk는 모든 PCB 재료에서 주파수에 따라 달라지며, 일반적으로 주파수가 증가할수록 감소하고 많은 일반 적층판에서는 약 2 GHz 부근에서 평탄해집니다. 1 MHz에서의 Dk 값으로 2 GHz 시스템을 설계하면 오차가 발생하며, 그 오차는 설계 전체로 누적됩니다. 최신의 빠른 에지(약 2 GHz 이상)에서는 2 GHz 이상에서 특성화된 Dk 값을 사용해야 합니다.

유리 대 수지 비율은 Dk에 어떤 영향을 미치며, 두께에 따라 보고 값이 달라지는 이유는 무엇인가요?

적층판의 Dk는 유리 함량이 많을수록 증가하고 수지 함량이 많을수록 감소합니다. 서로 다른 적층판 두께는 종종 서로 다른 유리 대 수지 비율을 의미하므로, 보고되는 Dk도 두께에 따라 달라집니다. 예를 들어 수지가 약 42%인 저가형 FR-4는 더 높은 Dk를 보일 수 있으며(예: 흔히 인용되는 약 4.7, 이는 약 1 MHz 데이터에서 유도됨), 수지 함량이 더 높아지면(예: 약 55%) Dk는 더 낮아집니다. 이는 단일한 “표준” Dk 값이 실제 재료를 주파수와 구조 전반에 걸쳐 제대로 대표하지 못한다는 점을 보여줍니다.

내 스택업의 Dk는 어떻게 측정하거나 추출할 수 있나요?

신호 속도에서 Dk를 추정할 수 있습니다. TDR은 높은 임피던스 종단이 연결된 알려진 길이의 선로에서 왕복 시간을 측정하여, 광대역 펄스에 대한 군속도(따라서 Dk)를 구할 수 있습니다. 특정 주파수에서의 Dk가 필요하다면 VNA를 사용하십시오. 주파수에 따른 S21 위상에서 전파 지연을 도출한 뒤, 포트 간격과 결합하여 대역 전반에 걸친 속도와 Dk를 계산할 수 있습니다. 결과는 동박 거칠기와 선로 구조에 따라 달라진다는 점을 기억해야 합니다. 마이크로스트립/CPW는 유효 Dk를 보고하는 반면, 스트립라인은 벌크 Dk를 더 잘 반영합니다(거칠기 영향 고려 필요). 재료 공급업체는 일반적으로 TDR 대신 IPC에서 규정한 방법(예: 링 공진기, 클램프드 스트립라인)을 사용합니다.

왜 데이터시트(또는 서로 다른 출처)에서는 같은 재료에 대해 서로 다른 Dk 값을 제시하나요? 제작업체나 공급업체에는 무엇을 물어봐야 하나요?

보고되는 Dk는 주파수, 유리 대 수지 비율(따라서 두께), 동박 거칠기, 측정 방법/구조에 따라 달라집니다. 일부 데이터시트는 몇 개의 주파수 지점만 제공하고 시험 방법이나 거칠기 보정 여부를 생략하기도 합니다. 다음 사항을 요청하십시오: 정확한 주파수(가능하면 2 GHz 이상), 수지 함량(또는 특정 유리 스타일/적층판 두께), 측정 방법, 그리고 해당 값이 의도한 구조를 반영하는지(유효 Dk인지 벌크 Dk인지). 고속 설계에서 1 MHz “평행판” 값은 주의해서 봐야 하며, 공급업체가 고주파·구조별 데이터를 제공하지 못한다면 그 수치는 신중하게 취급해야 합니다.

Premium 체험판이 종료되었습니다

작성자 정보

작성자 정보

Kella Knack is Vice President of Marketing for Speeding Edge, a company engaged in training, consulting and publishing on high speed design topics such as signal integrity analysis, PCB Design ad EMI control. Previously, she served as a marketing consultant for a broad spectrum of high-tech companies ranging from start-ups to multibillion dollar corporations. She also served as editor for various electronic trade publications covering the PCB, networking and EDA market sectors.

Related Technical Documentation

관련 자료

홈으로 돌아가기
Thank you, you are now subscribed to updates.