PCB 풋프린트에는 왜 이렇게 많은 레이어가 있을까요?

Zachariah Peterson
|  작성 날짜: 유월 15, 2023  |  업데이트 날짜: 이월 29, 2024
PCB 풋프린트 레이어

모든 PCB에는 최종 조립에 들어가지 않는 DNI로 표시된 구성 요소라 할지라도 구성 요소가 필요합니다. 각 구성 요소에는 PCB 풋프린트가 있으며, 각 PCB 풋프린트에는 다양한 레이어에 대한 정보가 있습니다. PCB 풋프린트의 레이어는 실제 구성 요소에 대한 중요한 정보를 나타내지만, 모든 레이어가 사용자에 의해 정의되는 것은 아닙니다.

최근 Altium Academy 채널에서 PCB 풋프린트와 그것이 포함해야 할 필수 레이어에 대한 몇 가지 질문을 받았기 때문에, 이 글은 각 풋프린트에 포함된 정보에 초점을 맞출 것입니다. 이 정보를 통해 어떤 풋프린트 레이어가 가장 필수적이며 어떤 정보를 포함해야 하는지 알 수 있을 것입니다.

PCB 풋프린트의 중요한 레이어

새로운 PCB 설계 소프트웨어 사용자이며 처음으로 사용자 정의 풋프린트를 생성하는 데 시간을 할애하고 있다면, 풋프린트 편집기에서 많은 레이어를 확인할 수 있을 것입니다. 이 레이어들은 PCB 레이아웃을 생성하는 데 사용되는 기본 레이어와 일치하지만, 풋프린트의 레이어에는 특정 정보가 포함되어야 합니다. 이 정보 중 일부는 구성 요소 풋프린트를 구축할 때 수동으로 생성해야 하며, 일부 정보는 PCB 편집기에서 자동 생성됩니다.

아래 표는 풋프린트를 생성하기 위해 필요한 모든 레이어의 완전한 목록을 개요합니다. 별표(*)가 있는 레이어 이름은 최소 기능 풋프린트를 생성하기 위해 필요하지만, PCB 풋프린트를 생성하기 위해서는 추가 정보가 필요합니다.

수동 생성

자동 생성

상단 구리*

상단 페이스트 마스크*

하단 구리*

하단 페이스트 마스크*

3D 바디 레이어

상단 솔더 마스크*

상단 실크스크린

상단 솔더 마스크*

하단 실크스크린

상단 실크스크린 (참조 지정자만)*

기타 모든 기계적 레이어

드릴 도면*

상단 코트야드

드릴 가이드*

하단 코트야드

 

상단 조립

 

하단 조립

 

킵아웃

 

 

보시다시피, PCB 풋프린트의 대부분의 레이어는 수동으로 생성해야 하지만, 필수적으로 요구되는 대부분의 레이어는 자동 생성됩니다. 그렇다면 물론, PCB 레이아웃에서 사용하기 위해 필수적이지 않음에도 불구하고 어떤 수동 레이어를 생성해야 하는지에 대한 질문이 생깁니다.

이 표에서 "자동 생성됨"을 보게 되면, 그 레이어들이 PCB 설계 규칙 엔진에 의해 생성되며, PCB 풋프린트에서 이 정보를 수동으로 생성할 필요가 없거나 생성할 수 없음을 의미합니다. Altium Designer에서는 이러한 사항들이 PCB 규칙 및 제약 조건 편집기 내에서 PCB 레이아웃에서 관리됩니다.

킵아웃

제작, 조립, 그리고 EMI/EMC에 있어 매우 중요한 또 다른 예시는 킵아웃입니다. 킵아웃 레이어는 PCB 풋프린트의 그 부분으로부터 PCB 레이아웃의 모든 것을 구리부터 다른 구성 요소까지 멀리 유지하기 위해 사용됩니다. 대부분의 구성 요소는 킵아웃 레이어가 필요하지 않을 것입니다.

PCB 구성 요소에서 킵아웃 레이어의 예는 아래와 같습니다. 이 레이어의 목적은 킵아웃 영역에서 구성 요소와 라우팅의 배치를 방지하는 것입니다. 이 구성 요소가 커넥터인 경우, 발자국만 보고 구성 요소의 유형을 명확하게 알 수 없기 때문에 킵아웃을 사용하여 배치 및 라우팅 제한을 정의하는 것이 합리적입니다.

PCB keepout layer
Keepout regions shown in a PCB footprint.

 

코트야드

코트야드 레이어는 IPC-7351 표준에 명시된 대로 PCB 발자국 주변에 필요한 여유 공간을 그리는 데 사용됩니다. 표준은 세 가지 밀도 수준에 기반한 코트야드 여유 공간 권장 사항을 제공합니다:

  • 가장 많음 (가장 낮은 밀도):
    • 표면 실장 구성 요소: 최소 0.25 mm (0.01 인치) 코트야드 여유 공간.
    • 스루홀 구성 요소: 최소 0.5 mm (0.02 인치) 코트야드 여유 공간.
  • 보통 (중간 밀도):
    • 표면 실장 구성 요소: 최소 0.15 mm (0.006 인치) 코트야드 여유 공간.
    • 스루홀 구성 요소: 최소 0.25 mm (0.01 인치) 코트야드 여유 공간.
  • 가장 적음 (가장 높은 밀도):
    • 표면 실장 구성 요소: 최소 0.1 mm (0.004 인치) 코트야드 여유 공간.
    • 스루홀 구성 요소: 최소 0.15 mm (0.006 인치) 코트야드 여유 공간.

코트야드 초과 허용을 보여주는 예시 코트야드 윤곽이 아래에 나와 있습니다:

PCB courtyard layer

이 윤곽은 PCB 디자이너가 구성 요소를 너무 가깝게 배치하지 않도록 보장하는 데 사용되는 도구일 뿐입니다. 분명히, 다른 수용 가능한 밀도 수준은 다른 코트야드 도면을 요구할 것이며, 구성 요소에서 코트야드가 무시되고 대신 실크스크린 레이어에 클리어런스 한계를 식별하기 위한 클리어런스 윤곽이 배치된 것을 발견할 수도 있습니다. 불행히도, 이것은 레이아웃 중에 추측을 초래할 수 있으며, 실크스크린 표시가 충분한 클리어런스를 나타내지 않는 경우 SMT 라인으로 넘어가기 전에 일부 구성 요소를 이동해야 할 수도 있습니다.

3D 바디

PCB의 3D 보기를 지원하는 CAD 시스템은 구성 요소에 3D 모델을 할당할 수도 있습니다. 이는 STEP 모델 또는 다른 고체 모델 형식으로 할당될 수 있습니다. 구성 요소의 풋프린트에서 3D 모델 레이어는 상단에서 본 2D 평면으로 투영된 3D 모델의 범위를 보여줍니다(이것이 위의 보라색 영역입니다). 패키지의 세부 사항은 3D 보기에서만 볼 수 있으며, PCB 풋프린트의 해당 레이어에서는 보이지 않습니다.

PCB 3D model
3D model for the BGA footprint shown above.

조립 윤곽선

부품의 조립 윤곽선은 조립 도면을 생성하기 위해서만 필요하며, 이는 조립업체가 부품이 올바른 위치에 배치되고 있는지 확인할 수 있도록 사용됩니다. 제작 업체는 Gerber로 내보낸 조립 레이어를 필요로 하지 않습니다. 조립업체는 이러한 윤곽선을 내부적으로 자체 조립 도면을 생성하는 데 사용할 수 있으며, 또는 이 윤곽선을 사용하여 자체 조립 도면을 생성할 수 있습니다. 이는 드래프팅 도구나 Altium Designer 내의 Draftsman 도구에서 수행할 수 있습니다.

Altium Designer의 Draftsman이 독특한 점은 3D 본체의 상단 표면도 아래 예시와 같이 조립 도면에 투영될 수 있다는 것입니다. 일반적으로, 드래프팅 애플리케이션에서 이렇게 상세한 정보를 생성하고자 한다면, 모든 3D 본체 모델을 DXF 파일로 수동으로 투영한 다음, 이러한 DXF 파일을 조립 도면의 단일 레이어로 컴파일해야 합니다. Draftsman은 이 작업을 대신 수행해주며 아래 예시와 같이 매우 상세한 도면을 즉시 생성합니다.

PCB assembly layer

맞춤형 풋프린트를 생성하거나 제조업체에서 검증한 미리 만들어진 풋프린트에 접근할 필요가 있을 때는, 업계를 선도하는 PCB 설계 도구의 전체 세트인 Altium Designer®를 반드시 사용하세요. 오늘날의 다학제적 환경에서 협업을 구현하기 위해, 혁신적인 기업들은 Altium 365™ 플랫폼을 사용하여 설계 데이터를 쉽게 공유하고 프로젝트를 제조 단계로 넘기고 있습니다.

Altium Designer와 Altium 365로 가능한 것의 표면만 긁어봤습니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.

작성자 정보

작성자 정보

Zachariah Peterson은 학계 및 업계에서 폭넓은 기술 분야 경력을 가지고 있으며, 지금은 전자 산업 회사에 연구, 설계 및 마케팅 서비스를 제공하고 있습니다. PCB 업계에서 일하기 전에는 포틀랜드 주립대학교(Portland State University )에서 학생들을 가르치고 랜덤 레이저 이론, 재료 및 안정성에 대한 연구를 수행했으며, 과학 연구에서는 나노 입자 레이저, 전자 및 광전자 반도체 장치, 환경 센서, 추계학 관련 주제를 다루었습니다. Zachariah의 연구는 10여 개의 동료 평가 저널 및 콘퍼런스 자료에 게재되었으며, Zachariah는 여러 회사를 위해 2천여 개의 PCB 설계 관련 기술 문서를 작성했습니다. Zachariah는 IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society 및 PCEA(Printed Circuit Engineering Association)의 회원입니다. 이전에는 양자 전자 공학의 기술 표준을 연구하는 INCITS Quantum Computing Technical Advisory Committee에서 의결권이 있는 회원으로 활동했으며, 지금은 SPICE 급 회로 시뮬레이터를 사용하여 광자 신호를 나타내는 포트 인터페이스에 집중하고 있는 IEEE P3186 Working Group에서 활동하고 있습니다.

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.