Os ADCs são componentes delicados que se tornam mais difíceis de trabalhar à medida que as taxas de amostragem e os valores de resolução aumentam. A resolução de um ADC e sua taxa de amostragem criam desafios na reconstrução precisa do sinal, mas há uma área em que o desempenho do ADC é grandemente impactado: a definição de terra em um layout de PCB.
A maneira como os pinos dos ADCs são descritos e a forma como algumas notas de aplicação mais antigas descrevem o uso de ADCs criam a chance de layout e roteamento incorretos que, então, acoplam ruído à entrada do ADC. O resultado é então uma reconstrução de sinal incorreta devido a flutuações pseudoaleatórias no sinal de entrada. Fortes EMI também podem resultar quando o layout do PCB não permite um aterramento correto dos ADCs devido ao empilhamento, separação física dos terras, ou ambos.
Neste artigo, darei um contexto aos pinos dos ADCs e o que eles significam em termos de aterramento. Os especialistas em EMC nesta área concordarão: a melhor abordagem na maioria dos sistemas de sinal misto e com a maioria dos ADCs é usar um plano de terra uniforme, não terras fisicamente separados.
Para entender como chegamos a um estado em que tantas diretrizes de aterramento inadequadas são implementadas para ADCs, ajuda olhar para um pinout típico de um ADC. Se você é um designer iniciante e nunca leu uma folha de dados para um ADC, pode se surpreender ao encontrar diretrizes contraditórias de diferentes fornecedores de semicondutores.
Para ver um exemplo, dê uma olhada no ADS1274/1278 da Texas Instruments. No pinout para esta peça, temos dois pinos separados em lados opostos do componente, rotulados AGND e DGND:
A presença de múltiplos pinos GND, com dois nomes diferentes, referenciando dois tipos diferentes de sinais (analógico e digital) leva à confusão de que o ADC deve ser conectado com potenciais de terra distintos que devem ser desconectados. Outra diretriz que você às vezes verá é conectá-los apenas em um único ponto.
Se você olhar abaixo desta figura na página 6 na folha de dados, você verá a seguinte descrição do pino para AGND:
AGND: conectar ao DGND usando um único plano
Mais adiante na folha de dados, a TI fornece um exemplo de aplicação com os dois terras diretamente conectados. Sem amarração de rede, sem aterramento de ponto único, apenas um plano uniforme único para o aterramento do ADC.
O que pode criar mais confusão para o designer iniciante é o fato de que outros ADCs usarão apenas um único pino de terra. Outro exemplo da Texas Instruments é o ADS7138. Este é um ADC menor e possui apenas um único pino para GND. A disposição dos pinos é mostrada abaixo:
Se você abordar este componente com a ideia de que os terras analógico e digital devem ser totalmente separados, então pode se surpreender ao encontrar esta orientação na página 4 da folha de dados:
GND: Terra para a fonte de alimentação; todos os sinais analógicos e digitais são referenciados a esta tensão do pino
Quando você vê a declaração "referenciado a esta tensão do pino", eles estão dizendo que a alimentação analógica e a alimentação digital usam este mesmo ponto como sua referência de medição.
Outros fornecedores de semicondutores nem sempre dão o mesmo conselho correto. Em vez disso, eles recomendarão uma de duas possíveis direções para um design:
#2 é basicamente um ponto discutível; a menos que você esteja usando um ADC isolado (veja abaixo), então existe uma conexão interna entre esses pinos de qualquer forma; você nunca conseguirá separar as regiões de terra devido a essa conexão no interior do ADC.
#1 pode ser aceitável, porque pelo menos estabelece um potencial de terra uniforme, mas é comumente implementado incorretamente. Neste caso, você nunca seria capaz de rotear sobre o espaço entre as duas regiões planas, então isso limita sua liberdade de layout e roteamento. #2 é basicamente o mesmo que #1 e é um mau caminho a seguir pelo mesmo motivo, exceto em uma instância específica que requer isolamento entre as seções analógica ou digital (veja abaixo).
Para placas de interface que operam com uma seção digital e que necessitam de um terra uniforme, recomendo começar com uma pilha de 4 camadas com dielétricos externos finos e planos de terra em L2/L3. Isso proporciona uma forte acoplamento para caminhos de retorno para sinais digitais no plano de terra adjacente, e isso ajudará a prevenir que o ruído de comutação acople de volta ao lado analógico do projeto.
Assim, você não tem o problema de usar planos de terra fisicamente separados para tentar evitar que o ruído acople na linha de alimentação analógica no seu ADC. Em vez disso, concentre-se no posicionamento dos componentes, pois isso ajudará a prevenir o acoplamento de ruído entre diferentes circuitos. É aqui que o exemplo de pinagem no ADS1274/1278 mostrado acima se torna útil; eles basicamente localizaram os pinos em diferentes áreas do componente, facilitando a implementação de algumas melhores práticas para o roteamento nas interfaces analógicas e digitais.
Ao rotear para longe do componente em direções opostas, você está colocando bastante espaço entre as seções da placa digital e analógica. Esta é a melhor maneira de prevenir o crosstalk em sinais mistos.
Agora, vamos dar uma olhada no ADS7138 (veja abaixo). Este componente possui uma interface I2C, e note que o pino de dados (SDA) fica bem ao lado de uma das entradas analógicas. Para garantir o mínimo possível de acoplamento com este componente, eu rotearia os dois sinais na placa em direções diagonais opostas. Eu também usaria todas as outras entradas analógicas antes de usar a entrada que está ao lado do pino SDA.
Outra má recomendação de aterramento é às vezes apresentada junto com conexões de alimentação entre os pinos de entrada de alimentação analógica e digital. Um exemplo com o MAX11900 da Maxim Integrated é mostrado abaixo.
Esta é provavelmente a pior recomendação relacionada a ADC de alimentação e aterramento que já vi, e ainda assim existem certos fabricantes de semicondutores que têm notas de aplicação com 15 anos de idade com este conselho em seus sites. Na verdade, vi uma empresa recomendar fazer o tipo incorreto de recomendação mostrado acima, e então na folha de dados para o mesmo componente eles recomendam as conexões corretas sem ferrite e com um único plano de terra.
A ideia neste tipo de recomendação é isolar o trilho analógico (assumindo um pino separado para a referência) do trilho digital. A ideia é confinar qualquer ruído no trilho digital (que poderia incluir muitos componentes diferentes) longe do trilho analógico, caso seja criado um ripple no trilho digital devido a uma interface de comutação rápida (como SPI).
Você verá o mesmo tipo de recomendação para isolar um trilho analógico em um CI grande (como um pino de referência PLL em um FPGA ou processador) de um trilho digital com a mesma voltagem. Para algo como um PLL que precisa comutar em altas velocidades, isso é algo que eu recomendaria simular para realmente ter uma noção do ruído acoplado ao pino analógico dentro da largura de banda de ruído esperada.
|
|
|
|
|
|
|
|
As recomendações "menos ruins" e "melhores" são as mesmas estratégias que você usaria em um grande processador que possui uma entrada de alimentação analógica para seus trilhos PLL. Eu vi uma apresentação antiga que sugere que você deve manter o ferrite, e ainda temos outro artigo neste blog mostrando evidências contraditórias. A recomendação "melhor" poderia ser usada com referenciamento ratiométrico, onde a seção digital é reduzida para definir o valor de referência analógico.
Neste tipo de sistema, o ponto inteiro é isolar totalmente a maior parte do caminho do sinal analógico de tudo o mais no sistema, usando planos fisicamente separados e fontes de alimentação separadas com referenciamento de precisão. No entanto, isso é desafiador porque você está essencialmente tentando acoplar sua entrada analógica através do gap de isolamento e para a interface analógica, e isso só está operando em níveis baixos que tornam o acoplamento difícil.
Aqui você tem duas opções:
Uma versão disso é feita no bloco transformador e circuito de terminação em Ethernet; dê uma olhada nodiagrama de circuito neste artigo e veja se consegue identificar a região isolada que estou mencionando.
Houve uma ocasião em que projetei uma pequena placa de sinal misto com um ADC: medições de tensão com SNR muito baixo em níveis de corrente de nanoampere operando em baixas frequências. Ruídos de baixo nível eram muito problemáticos neste sistema, e o fato de termos equipamentos separados para fonte, medição e aquisição significava que havia problemas com loops de terra. Amplificamos o sinal antes da amostragem para que o sinal ocupasse a maior parte da faixa dinâmica no dispositivo, e os dados seriais de saída eram enviados para um cartão DAQ para coleta em um computador.
Quando você precisa posicionar um ADC e fornecer uma estratégia de aterramento para sua PCB de sinal misto, utilize o conjunto completo de ferramentas de design de PCB no Altium Designer. Quando você terminar seu design e quiser liberar os arquivos para seu fabricante, a plataforma Altium 365 facilita a colaboração e o compartilhamento de seus projetos.
Apenas começamos a explorar o que é possível com o Altium Designer no Altium 365. Comece seu teste gratuito do Altium Designer + Altium 365 hoje.