Ưu và Nhược điểm của Việc Điều Hướng Dây Dẫn Vuông Góc trong PCB Đa Lớp

Tôi thỉnh thoảng thấy các câu hỏi trên diễn đàn, một số bài viết trên blog, và thậm chí là các ghi chú ứng dụng tiếp tục khuyến nghị sử dụng phương pháp định tuyến vuông góc, thường là trên các bảng mạch từ 2-6 lớp. Khi xem xét các ghi chú ứng dụng, tôi thường mặc định theo lời khuyên của Rick Hartley và cố gắng suy nghĩ về lời khuyên này trong bối cảnh. Thật không may, các khuyến nghị trong các ghi chú ứng dụng không phải lúc nào cũng được xem xét một cách cẩn thận, và chúng thường được áp dụng trong những tình huống không phù hợp.

Bài viết này nói nhiều hơn về khi nào không nên sử dụng định tuyến dấu vết vuông góc, thay vì cách nó có thể được cấu hình trong một autorouter hoặc một chủ đề tương tự. Nếu bạn đã làm việc trong lĩnh vực tốc độ cao/ tần số cao trong một thời gian dài, thì có lẽ điều này không mới mẻ với bạn. Đối với những người còn lại, có một sự cám dỗ để mặc định theo thông tin cũ thường được cung cấp mà không có bối cảnh. Điều này đặc biệt đúng với định tuyến dấu vết vuông góc.

Cấu trúc xếp chồng không tốt dẫn đến Crosstalk trong Định tuyến

Tôi nghĩ lần đầu tiên tôi thấy một khuyến nghị rằng các nhà thiết kế nên sử dụng phương pháp định tuyến vuông góc là trên StackExchange. Trang web này là một nguồn tài nguyên xuất sắc về nhiều chủ đề, và chắc chắn là nguồn tài nguyên ưu tiên của tôi cho mọi thứ liên quan đến phần mềm và lập trình. Với việc thiết kế điện tử và PCB ngày càng trở nên phức tạp, việc áp dụng các khuyến nghị từ trang web này và các trang khác mà không xem xét ngữ cảnh dễ dẫn đến việc các lựa chọn thiết kế này gây ra lỗi cho bảng mạch.

Tôi gần đây đã có một khách hàng tìm kiếm sự giúp đỡ để gỡ lỗi nâng cấp cho một thiết kế cũ. Khách hàng quyết định sử dụng khuyến nghị định tuyến dấu vết vuông góc cổ điển với cấu trúc 6 lớp được hiển thị dưới đây. Trong cấu trúc này, hai lớp trên cùng và hai lớp dưới cùng là các lớp tín hiệu. Các dấu vết trên những lớp này được định tuyến vuông góc giữa các IC, và sử dụng vias thông thường để chuyển lớp.

Đừng sử dụng cấu trúc 6 lớp đơn giản này với tín hiệu tốc độ cao...

Nhà thiết kế có kinh nghiệm nên đã biết điều gì không ổn trong bức tranh này. Vấn đề là kỹ sư đang cố gắng nâng cấp thiết kế để sử dụng MCU mới chạy ở 400 MHz với các giao diện tốc độ cao nhưng không thay đổi cấu trúc; thiết kế có sự crosstalk quá mức và không vượt qua được kiểm tra EMC.

Tại thời điểm này, giải pháp nên rõ ràng; thiết kế stackup một cách đúng đắn và bạn sẽ không phải chỉ dựa vào việc định tuyến vuông góc để đảm bảo tính toàn vẹn của tín hiệu khi làm việc với tốc độ cạnh cao. Như kết quả, vấn đề này cuối cùng lại liên quan đến tính toàn vẹn của nguồn điện, điều này ít liên quan đến định tuyến vuông góc hơn là liên quan đến sắp xếp các lớp. Tuy nhiên, điều này đặt ra câu hỏi: khi nào bạn nên sử dụng định tuyến vuông góc?

Khi nào Định Tuyến Theo Hình Vuông Góc Là Phù Hợp?

Định tuyến vuông góc được sử dụng trong hai tình huống có thể xảy ra:

• Để tạo ra các kênh định tuyến dọc và ngang trên các lớp khác nhau
• Để ngăn chặn sự nhiễu xuyên tầng giữa các đường dẫn trên các lớp kề nhau bằng cách giảm thiểu diện tích ghép nối giữa chúng

Việc sử dụng đầu tiên hoàn toàn phù hợp và nó có thể làm cho việc định tuyến trở nên dễ dàng hơn, miễn là stackup được thiết kế một cách chính xác (xem bên dưới).

Về tính toàn vẹn của tín hiệu, bạn có các vấn đề nhiễu xuyên tầng ngày càng khó khăn khi bạn sử dụng định tuyến vuông góc giữa hai lớp tín hiệu kề nhau:

• Ở tốc độ biên thấp, sẽ có ít nhiễu chéo hơn dù trong các lớp tín hiệu liền kề (áp dụng cho UART, I2C, v.v.)
• Ở tốc độ biên nhanh hơn (như SPI), bạn có thể nhận thấy nhiễu chéo trong các chip tiên tiến hơn
• Trong các cặp tín hiệu vi sai, nhiễu chéo sẽ là vi sai, không thể được hủy bỏ tại bộ thu
• Ở tốc độ biên rất nhanh (dưới ns), bạn sẽ nhận thấy nhiều nhiễu chéo và phát xạ bức xạ hơn

Làm thế nào điều này có thể hoạt động cho tính toàn vẹn tín hiệu? Khi một tín hiệu số tấn công lan truyền, nó tạo ra một trường từ, và các cạnh chuyển đổi của tín hiệu sẽ tạo ra một dòng từ biến đổi trong khu vực xung quanh dấu vết; đây là nhiễu chéo cảm ứng. Cũng có một trường điện giữa hai dòng; khi tín hiệu tấn công chuyển đổi, nó gây ra một dòng di chuyển trong dòng nạn nhân; đây là nhiễu chéo điện dung.

Khi các kết nối giữa các lớp liền kề được định tuyến theo hướng vuông góc (theo các hướng vuông góc với nhau), từ trường từ một dấu vết sẽ luôn được hướng song song với vòng dẫn được tạo bởi một dấu vết bị ảnh hưởng trên lớp tiếp theo, loại bỏ hiệu quả sự nhiễu xạ cảm ứng trực tiếp. Mặc dù mô tả này là chính xác về mặt kỹ thuật, nhưng nó quá đơn giản và không tính đến các khía cạnh quan trọng khác của một bố cục và chồng lớp PCB thực tế. Các vấn đề chính liên quan đến việc sử dụng định tuyến vuông góc liên quan đến tốc độ chuyển mạch, bộ lọc nhiễu và xác định một đường dẫn trở lại đáng tin cậy. Rick Hartley thảo luận một số khía cạnh định tuyến và chồng lớp quan trọng này trong một cuộc phỏng vấn gần đây.

Mặc dù thiếu sự ghép nối cảm ứng, vẫn còn sự ghép nối điện dung, ngay cả với diện tích giao nhau nhỏ giữa các dấu vết. Nếu bạn không thiết kế đường dẫn trở lại của mình một cách đúng đắn, trường điện giữa lớp tín hiệu 1 và mặt đất của nó (xem hình trên) có thể ghép nối trở lại với các tín hiệu trong lớp 2 chỉ đơn giản do sự chênh lệch điện thế qua điện dung chung của chúng, tạo ra nhiễu xạ điện dung. Trở kháng được thấy bởi tín hiệu được ghép nối điện dung thấp hơn khi tốc độ biên của tín hiệu nhanh hơn, tạo ra một xung dòng điện mạnh mẽ hơn trong dấu vết bị ảnh hưởng.

Các thiết kế tiên tiến như thế này sẽ không sử dụng định tuyến dấu vết vuông góc.

Ở tốc độ cạnh thấp, bạn có thể sẽ không nhận thấy sự nhiễu xuyên qua điện dung, bất kể việc sử dụng định tuyến vuông góc hay không. Nó vẫn sẽ xảy ra, nhưng có thể không đủ lớn để phá vỡ biên độ nhiễu của bất kỳ thành phần nào được kết nối với các đường dẫn bị ảnh hưởng. Ở tốc độ thấp, tín hiệu được ghép nối từ cảm ứng sẽ thấy trở kháng thấp hơn, do đó bạn sẽ muốn định tuyến vuông góc trên các lớp tín hiệu liền kề để giảm thiểu sự ghép nối từ cảm ứng. Làm việc với tốc độ cạnh thấp là một trường hợp mà việc định tuyến đường dẫn vuông góc trên các lớp tín hiệu liền kề là phù hợp. Đối với phần còn lại của chúng ta, chúng ta thường làm việc dưới một nanogiây về tốc độ cạnh, điều này đòi hỏi việc che chắn/cách ly cẩn thận giữa các lớp tín hiệu, một đường trở về được thiết kế kỹ lưỡng, và nguồn cung cấp điện ổn định tuyệt đối. Tất cả đều dựa vào thiết kế đúng cấu trúc PCB.

Định Tuyến Vuông Góc, Nhưng Sử Dụng Lớp Mát

Điều cần rút ra ở đây là đơn giản: định tuyến vuông góc không phải là phương pháp chữa trị cho các vấn đề về tính toàn vẹn tín hiệu, cụ thể là nhiễu xuyên với tốc độ cạnh nhanh. Tuy nhiên, định tuyến vuông góc rất hữu ích chỉ đơn giản là để tạo ra các kênh giữa các nhóm thành phần. Để sử dụng nó một cách đúng đắn, cấu trúc cần phải có lớp mát tách biệt hai lớp tín hiệu.

Trong ví dụ dưới đây, tôi sẽ trình bày một trong những thiết kế đa lớp cũ của chúng tôi với một lớp tín hiệu ở bề mặt ngoài. L2 là lớp mặt đất và L3 chứa kênh định tuyến vuông góc. Cùng nhau, kiểu định tuyến này theo hai hướng vuông góc tạo nên một đại lộ siêu tốc cho các đường định tuyến của bạn ở các lớp khác nhau. Việc định tuyến rất sạch sẽ, được chia thành hai kênh khác nhau có thể dễ dàng truy cập với các via xuyên lỗ đến từ các linh kiện ở cả hai mặt của bảng mạch. Điều này làm cho việc định tuyến giữa MCU trung tâm và chip RAM ở phía trên của bảng mạch trở nên dễ dàng.

Cấu trúc xếp chồng được hiển thị bên dưới. Cấu trúc này sử dụng hai lớp tín hiệu nội bộ, nhưng L4 được phân bổ cho các chân điều khiển và đường ray nguồn. Lưu ý rằng bạn có thể áp dụng cùng một phong cách định tuyến trên một bảng mạch 4 lớp với hai mặt đất nội bộ. Hướng dẫn chính ở đây là định tuyến vuông góc là tốt, miễn là mặt đất tách biệt hai lớp tín hiệu.

Điều này nhấn mạnh vào việc đặt linh kiện thông minh trong bố cục PCB, đặc biệt là các kết nối. Tuy nhiên, bạn không phải lúc nào cũng có tự do để đặt các kết nối ở bất cứ đâu bạn muốn. Trong một sản phẩm thực tế, bạn có thể bị hạn chế bởi các cáp vào vỏ, các bảng khác trong vỏ, cấu hình chân linh kiện lạ và cấu hình chân kết nối lạ. Vấn đề kết nối có lẽ là thách thức lớn nhất vì nó có thể hạn chế nghiêm trọng việc định tuyến, đặc biệt là khi cấu hình chân được chuẩn hóa hoặc khi cấu hình chân bị hạn chế bởi một sản phẩm khác. Trong trường hợp này với các kết nối, nếu bạn có thể kiểm soát cấu hình chân thông qua thiết kế cáp/dây dẫn tùy chỉnh, bạn có thể dễ dàng thực hiện chiến lược định tuyến vuông góc.

Các tính năng thiết kế định tuyến và xếp lớp trong Altium Designer^® là lựa chọn hàng đầu để tạo bảng mạch và bố cục của bạn. Động cơ thiết kế theo quy tắc cung cấp kiểm tra đường trở về và các DRC quan trọng khác khi bạn tạo bố cục. Bạn sẽ có thể thiết kế PCB chất lượng cao cho bất kỳ ứng dụng nào. Bạn cũng có thể mô phỏng các khía cạnh khác nhau của hành vi tín hiệu với các công cụ mô phỏng sau bố cục trong Altium Designer.

Bây giờ bạn có thể tải về phiên bản dùng thử miễn phí của Altium Designer và tìm hiểu thêm về các công cụ sắp xếp, mô phỏng và lập kế hoạch sản xuất hàng đầu trong ngành. Nói chuyện với một chuyên gia Altium ngày hôm nay để tìm hiểu thêm.