Khoảng cách Cặp Dây Đối Xứng và Nhiễu Chéo trong Thiết kế PCB

Nhiễu chéo là một khía cạnh cơ bản của độ tin cậy tín hiệu, cả trong dạng đường truyền đơn lẻ và đôi. Khoảng cách giữa các đường tín hiệu với mỗi cấu hình định tuyến được xác định bằng các quy tắc thông thường, có thể dễ dàng được định nghĩa như là các quy tắc thiết kế trong phần mềm thiết kế PCB của bạn. Một quy tắc thông thường để xác định khoảng cách giữa các cặp đường truyền đôi là quy tắc “5S”, đôi khi được gọi là quy tắc “5W” trong các ghi chú ứng dụng và các hướng dẫn thiết kế PCB khác.

Quy tắc 5S quy định rằng khoảng cách giữa cặp đường truyền đôi phải lớn hơn 5 lần so với chiều rộng của mỗi đường truyền trong cặp. Khi cần định tuyến dày đặc cho nhiều cặp đường truyền đôi, nhiễu chéo giữa các cặp đường truyền đôi trở thành một yếu tố quan trọng cần xem xét, và chúng ta cần một cách để phân tích khoảng cách giữa các cặp đường truyền đôi. Hóa ra, đây là một chức năng của chiều cao của các cặp so với mặt đất gần nhất. Hãy cùng tìm hiểu sâu hơn và xem làm thế nào chúng ta có thể xác định khoảng cách đúng giữa các cặp đường truyền đôi để ngăn chặn nhiễu chéo đôi.

Nhiễu chéo đôi là gì?

Như tên gọi của nó, nhiễu chéo vi sai là hình thức tương đương với nhiễu chéo đầu cuối đơn trong chế độ vi sai, ám chỉ các hình thức nhiễu chéo giữa các cặp vi sai, hoặc nhiễu chéo được tạo ra trên một đường dẫn đơn cuối bởi một cặp vi sai. Hai loại nhiễu chéo được tìm thấy giữa các cặp đầu cuối đơn (NEXT và FEXT) cũng xảy ra giữa các cặp vi sai. Nhiễu chéo vi sai mạnh có thể được gây ra do dung kháng và cảm kháng, tùy thuộc vào tần số và hình dạng cấu trúc.

Tổng trường được nhìn thấy ở một khoảng cách bên cạnh cặp là tổng của các trường từ hai cặp. Vì hai đầu của một cặp vi sai có một khoảng cách nhất định giữa chúng, tổng trường được nhìn thấy ở một khoảng cách bên cạnh cặp vi sai không bằng không. Hơn nữa, sức mạnh của trường điện từ xa hơn so với hai đường dẫn lớn hơn khi hai cặp vi sai có khoảng cách lớn hơn.

Điều này thúc đẩy việc hình thành một số quy tắc được sử dụng để xác định khoảng cách giữa hai cặp vi sai. Từ cuộc thảo luận trên, và chỉ bằng cách biết rằng sức mạnh của trường giảm khi bạn di chuyển xa khỏi cặp, người ta sẽ tự nhiên đề ra các yêu cầu bố trí sau cho các cặp vi sai:

• Khoảng cách giữa hai cặp vi sai nên tỷ lệ với khoảng cách giữa mỗi đường dẫn trong cặp.
• Khoảng cách giữa hai cặp vi sai nên có mối quan hệ tỷ lệ nào đó với khoảng cách giữa mỗi cặp và mặt phẳng tham chiếu của chúng (nếu có).

Hãy xem xét hình học sau đây cho hai cặp vi sai và xác định sự nhiễu chéo theo chế độ vi sai giữa chúng. Bạn có thể nghĩ rằng mục đích chính của cặp vi sai là giảm tiếng ồn; trong khi điều này đúng với tiếng ồn chế độ chung, sự khác biệt về cường độ trường giữa hai đường dẫn trong cặp bị ảnh hưởng sẽ tạo ra các mức độ tiếng ồn khác nhau trong mỗi cặp, xuất hiện như tiếng ồn chế độ vi sai tại bộ thu.

Sử dụng các tham số khoảng cách cặp vi sai được hiển thị ở trên, có hai phương pháp có thể được sử dụng để định lượng nhiễu chéo vi sai:

• Một mô hình dựa trên cường độ trường

Tính toán Sức Mạnh Nhiễu Chéo Vi Sai trong Một Mô Hình Cấp Độ Đầu Tiên

Trong cuộc thảo luận trên, có một khía cạnh khác không được xem xét: độ cao của dấu vết so với mặt phẳng tham chiếu và sự sắp xếp chính xác của các dấu vết trong cặp. Những xem xét tương tự có thể được áp dụng cho các cặp dấu vết stripline khác biệt. Tại đây, chúng tôi muốn định lượng sức mạnh của nhiễu crosstalk khác biệt dựa trên hình dạng học. Phương pháp được trình bày ở đây tuân theo sát phương pháp được Doug Brooks trình bày. Việc này thường được thực hiện bằng cách định nghĩa một hệ số crosstalk từ một mô hình mạch. Vấn đề với những mô hình này là chúng không tính đến sức mạnh của trường tại dấu vết bị ảnh hưởng dựa trên khoảng cách giữa kẻ gây nhiễu và nạn nhân.

Trong mô hình trên, chúng ta có thể định nghĩa một hệ số crosstalk C dựa trên khoảng cách giữa các dấu vết S và độ cao so với mặt phẳng tham chiếu H. Thật tiện lợi khi định nghĩa hệ số crosstalk dựa trên tỉ lệ (S/H). Trong trường hợp này, hệ số crosstalk đơn lẻ giữa hai dấu vết cách nhau một khoảng S với cực đối diện là:

Tại đây, k là một hằng số tỉ lệ liên quan đến thời gian tăng tín hiệu trên dây dẫn tấn công, hàm chuyển của dây dẫn nạn nhân, và hằng số điện môi của lớp nền. Ai đã từng học qua lớp điện từ học sẽ biết rằng mô hình này dựa trên cường độ trường điện xung quanh một dây trên một mặt phẳng dẫn điện. Như chúng ta sẽ thấy ngay, giá trị của C có thể được sử dụng để xác định tỉ lệ giữa nhiễu chế độ chung so với nhiễu chế độ khác biệt được tạo ra trên dấu vết nạn nhân cho một tỉ lệ cho trước (S/H). Bộ thu chế độ khác biệt sẽ loại bỏ nhiễu chế độ chung, vì vậy chúng ta muốn giảm thiểu nhiễu chế độ khác biệt.

Nhiễu chéo chế độ khác biệt được xác định bằng cách tính tổng và hiệu trong các hệ số nhiễu chéo. Đối với sắp xếp được hiển thị ở trên, nhiễu chéo giữa một cặp chế độ khác biệt và một dấu vết trong cặp nạn nhân chỉ là tổng của các hệ số của chúng. Lưu ý rằng, cho bất kỳ giá trị khoảng cách cặp chế độ khác biệt nào, chỉ cần thực hiện biến đổi tỉ lệ S → S(1+x). Nhiễu chéo chế độ khác biệt chỉ là sự khác biệt trong các hệ số nhiễu chéo cho các dấu vết nạn nhân:

Nếu chúng ta vẽ biểu đồ này như một hàm của x với các giá trị khác nhau của (S/H), chúng ta sẽ thấy rằng khoảng cách giữa hai cặp có thể được giảm khi các đường dẫn gần mặt đất hơn. Hình dưới đây cho thấy một biểu đồ như vậy cho k = 1; việc tăng k chỉ làm cho các đường cong này di chuyển lên trục y. Điều này được thực hiện để đáp ứng một yêu cầu nhất định về nhiễu chéo vi sai. Ví dụ, giả sử bạn yêu cầu hệ số nhiễu chéo vi sai là 0.002; nếu các đường dẫn xa mặt đất gần nhất, thì một khoảng cách lớn hơn là cần thiết để đảm bảo bạn đạt được mục tiêu thiết kế này.

Cũng hãy xem xét điều gì xảy ra khi (S/H) = 0.5; hệ số nhiễu chéo tối đa không phải lúc nào cũng xảy ra khi x = 0. Tùy thuộc vào mục tiêu thiết kế của bạn, bạn có thể đặt các đường dẫn gần nhau hơn và thấy cùng mức độ nhiễu chéo vi sai như khi các đường dẫn xa nhau hơn.

Bạn có thể tự hỏi: còn về độ rộng dấu vết thì sao? Độ rộng dấu vết rất quan trọng vì nó quyết định trở kháng đơn cuối và trở kháng vi sai, dung lượng và cảm kháng. Đối với một thông số trở kháng vi sai cụ thể, sự thay đổi trong khoảng cách cặp vi sai và độ dày của lớp nền buộc phải thay đổi độ rộng dấu vết để duy trì cùng một giá trị trở kháng chế độ lẻ.

Cuối cùng, bạn nên lưu ý rằng có một thông số quan trọng bị thiếu trong mô hình trên: hằng số điện môi. Tôi đã chỉ ra trong các mô phỏng và video khác rằng giá trị của hằng số điện môi cũng quan trọng trong việc ảnh hưởng đến nhiễu vi sai, và đây là một trong những lý do tại sao các thiết kế tốc độ cao hơn chọn giá trị Dk thấp hơn ở một số lớp. Để thấy được ảnh hưởng của giá trị Dk đối với nhiễu vi sai, bạn có thể thử đưa giá trị Dk trở lại vào mô hình hệ số nhiễu trên, hoặc bạn cần xem xét các thông số S cho một kết nối liên lạc được tính toán từ một trình giải quyết trường điện từ.

Thông số S Đa Cổng Cho Nhiễu Vi Sai

Khi bạn sử dụng một trình giải quyết trường để tính toán crosstalk vi sai, bạn sẽ sử dụng kết quả theo miền thời gian (hiển thị các xung đầu vào vào kết nối nạn nhân) và các tham số S để định lượng crosstalk vi sai rộng băng thông. Cái đầu tiên là một phương pháp mô phỏng tiêu chuẩn được thực hiện trong Altium Designer cho các đường dẫn đơn, nhưng không phải cho các đường dẫn vi sai. Cái sau chỉ có thể được tính toán với một trình giải quyết trường điện từ.

Trong kết quả mô phỏng dưới đây, tôi hiển thị một tập hợp các đường cong tham số S được trích xuất với Simbeor cho hai loại laminate thương mại (Megtron 7 và Megtron 8) trên các lớp mỏng. Khoảng cách giữa các cặp được thiết lập bằng với chiều rộng của các đường dẫn trong cặp (S = W). Khoảng cách từ mép đến mép giữa các cặp được thay đổi với 1W, 2W và 3W. Độ dày của điện môi cũng được thay đổi giữa 1.5 mil và 3 mil.

Kết quả Megtron 7

Kết quả Megtron 8

Kết quả sẽ rất thú vị vì chúng minh họa rằng việc đơn giản di chuyển mặt đất lại gần hơn với các cặp vi sai và duy trì khoảng cách cạnh giữa các cặp vi sai là 1W v.v. không tự động giảm nhiễu chéo. Điều này là do việc duy trì 1W làm giảm đáng kể khoảng cách giữa các cặp. Tuy nhiên, việc chuyển từ độ dày 3 mil với 1W sang độ dày 1.5 mil với 2W vẫn giảm nhiễu chéo và vẫn tạo ra định tuyến mật độ cao hơn. Đây chính xác là điều chúng ta mong muốn nếu chúng ta đang phát triển một bảng mạch HDI với nhiều giao diện tốc độ cao đến từ bộ xử lý chính. 

Chúng ta có thể thấy điều này từ một phép tính đơn giản với chiều rộng/khoảng cách trong cặp và giá trị khoảng cách giữa các cặp cho lớp phủ 3 mil và 1.5 mil.

• 3 mil Meg7 với khoảng cách 1W, S/H = 0.75, và S = 2.249 mil
  • Ban đầu Xtalk = 10.84%
• 1.5 mil Meg7 với khoảng cách 2W, S/H = 0.51, và S = 0.765 mil
  • Ban đầu Xtalk = 6.82%

Điều này có nghĩa là mật độ vẫn tăng 63%, ngay cả khi khoảng cách giữa các cặp vi sai được tăng lên 2W. Nếu chúng ta tăng khoảng cách giữa các cặp lên 3W, chúng ta vẫn sẽ có một sự tăng lớn về mật độ định tuyến.

Có một hiệu ứng rất quan trọng khác ở đây mà tôi đã nhấn mạnh trong dữ liệu ở trên: giới hạn băng thông. Giới hạn băng thông được định nghĩa ở trên được thấy trong biểu đồ mất mát trở về cho các kết nối; khi mất mát trở về đạt -10 dB, đó được định nghĩa là giới hạn băng thông cho kênh. Chúng ta có thể thấy rằng trong tất cả các trường hợp trên, hiệu ứng giới hạn băng thông trong các kênh được giảm bởi việc chuyển sang giá trị Dk thấp hơn. Lý do điều này hoạt động đơn giản là: nó buộc bạn phải sử dụng chiều rộng dấu vết rộng hơn, điều này giảm bớt phần đóng góp cảm ứng vào trở kháng và giảm phần phản ứng của trở kháng đường truyền.

Full Mixed-Mode S-parameters For Two Differential Pairs

Trong một số trường hợp, bạn muốn biết mức độ nhiễu chế độ chung được tạo ra trong một cặp vi sai do tín hiệu vi sai đầu vào trên cặp tấn công. Điều này có thể được tính toán sử dụng các tham số S chế độ hỗn hợp cho mạng 4 cổng của chúng tôi được liệt kê ở trên. Điều này mở rộng số lượng cổng trong ma trận tham số S thành một mạng 8 cổng, mặc dù chỉ có 4 trong số các cổng này là đầu vào và đầu ra vật lý. Loại bộ tham số S này trong các kênh vi sai được gọi là tham số S chế độ hỗn hợp, và nó mô tả chuyển đổi chế độ trong một cặp vi sai đơn và giữa hai cặp vi sai.

Ma trận tham số S đầy đủ cho một cặp vi sai xem xét cả tín hiệu chế độ chung và chế độ vi sai là ma trận 8x8 với dạng được hiển thị dưới đây:

Đây là rất nhiều thuật ngữ cần tính toán trong một mô phỏng! Các công cụ giải pháp trường hiện nay trong các công cụ EDA có thể tính toán điều này bằng cách xem xét tín hiệu được kích thích trong một cặp vi sai nạn nhân bằng cách tính toán các đóng góp từ mỗi dấu vết đơn lẻ trong cặp vi sai tấn công. Ma trận ở trên mô tả cả FEXT và NEXT cùng với chuyển đổi chế độ (ví dụ, FEXT được nhìn nhận như chế độ chung khi được kích thích bởi một tín hiệu vi sai đầu vào). 

Bài học rút ra từ câu chuyện này là:

• Nhiễu chéo vi sai tạo ra nhiễu chế độ vi sai và nhiễu chế độ chung trên cặp dây bị ảnh hưởng
• Trong một số trường hợp, việc giảm thiểu nhiễu chế độ chung có thể quan trọng hơn cho mục đích EMC
  • Tăng khoảng cách giữa các cặp vi sai trong cặp dây bị ảnh hưởng là cách hiệu quả nhất để đảm bảo nhiễu chéo chủ yếu là chế độ vi sai
• Trong một số trường hợp, việc giảm thiểu nhiễu chế độ vi sai có thể quan trọng hơn cho mục đích ISI
  • Giảm khoảng cách giữa các cặp vi sai trong cặp dây bị ảnh hưởng là cách hiệu quả nhất để đảm bảo nhiễu chéo chủ yếu là chế độ chung

Bạn có thể định nghĩa bất kỳ yêu cầu khoảng cách dấu vết nào bạn rút ra như là quy tắc thiết kế khi bạn làm việc với Altium Designer®. Điều này sẽ giúp bạn tối ưu hóa việc định tuyến của mình để giảm thiểu nhiễu chế độ chung và nhiễu chéo vi sai trên toàn bộ bảng mạch. Quản lý xếp chồng cũng cho phép bạn thiết kế lớp xếp chồng của mình từ một loạt vật liệu tiêu chuẩn, giúp đảm bảo tính toàn vẹn tín hiệu và tính toàn vẹn nguồn.

Bây giờ bạn có thể tải về bản dùng thử miễn phí của Altium Designer và tìm hiểu thêm về các công cụ bố trí, mô phỏng và lập kế hoạch sản xuất tốt nhất trong ngành. Nói chuyện với một chuyên gia Altium hôm nay để tìm hiểu thêm.