Khoảng cách đến mặt đất của Microstrip: Khoảng cách nào là quá gần?

Zachariah Peterson
|  Created: Tháng Năm 28, 2021  |  Updated: Tháng Tám 24, 2023
Khoảng cách mặt đất Microstrip

Nếu bạn xem qua bất kỳ hướng dẫn nào về việc đo lường và tính toán chiều rộng cho các đường dẫn có trở kháng kiểm soát, bạn sẽ thấy rõ rằng chiều rộng của đường dẫn được tính toán mà không có bất kỳ lớp đất nào gần đường dẫn. Tuy nhiên, hầu hết các nhà thiết kế (và các hướng dẫn cơ bản về bố trí PCB) sẽ nói rằng các khu vực không sử dụng trên mỗi lớp PCB nên được lấp đầy bằng đồng nối đất.

Có một mâu thuẫn rõ ràng ở đây mà không được thảo luận nhiều trong cộng đồng thiết kế PCB. Nếu bạn đưa một lớp đất gần một đường dẫn microstrip, bạn đã tạo ra một cấu hình dẫn sóng đồng mặt phẳng, và giờ đây trở kháng của kết nối sẽ phụ thuộc vào khoảng cách giữa mép của đường dẫn và lớp đồng. Vậy giờ câu hỏi trở thành, bạn cần bao nhiêu khoảng cách giữa đường dẫn microstrip và mặt phẳng nối đất để đảm bảo bạn đã đạt được mục tiêu trở kháng của mình?

Trong bài viết này, tôi muốn xem xét kỹ hơn về câu hỏi này. Các giải thích trước đây tập trung vào một loạt các trở kháng có thể có mà bỏ qua các yêu cầu thiết kế thực tế trong các linh kiện hiện đại. Nếu bạn muốn biết khoảng cách tối thiểu từ dấu vết microstrip đến mặt đất bạn cần để đảm bảo trở kháng được kiểm soát, hãy tiếp tục đọc và bạn sẽ tìm thấy câu trả lời tốt cho một loạt các chiều rộng dấu vết có thể có. Kết quả khám phá thiết kế mà tôi sẽ chỉ ra cho thấy rằng cùng một lời giải thích cũng áp dụng cho các dòng dấu vết trên một lớp bên trong.

Quy Trình Thiết Kế Trở Kháng Được Kiểm Soát

Trong các bảng mạch yêu cầu định tuyến trở kháng được kiểm soát, có một quy trình thiết kế cụ thể bạn sẽ thường thấy cho một mạng lưới/cụm mạng lưới cụ thể khi bắt đầu thiết kế:

  • Xác định mục tiêu trở kháng cho các mạng lưới cụ thể được xem xét
  • Xác định cấu trúc xếp chồng bạn sẽ sử dụng và nơi bạn sẽ định tuyến
  • Chọn một phong cách định tuyến (microstrip, stripline, dẫn sóng đồng mức, đơn kết thúc so với kết thúc vi sai)
  • Tính toán chiều rộng dấu vết cần thiết để đạt được trở kháng yêu cầu

Sau khi mọi thứ đã được định tuyến, giờ đây câu hỏi là liệu có phù hợp để lấp đầy các khu vực không sử dụng trên bề mặt và các lớp nội bộ với đồng nối đất. Tuy nhiên, câu hỏi giờ đây là liệu lớp đồng nối đất có quá gần với đường dẫn hay không. Hình ảnh dưới đây cho thấy một ví dụ về một đường dẫn RF hoạt động ở tần số cao (5.8 GHz), sau đó sẽ hoạt động như một đường dẫn tới ăng-ten.

RF microstrip ground clearance
Ví dụ về định tuyến và khoảng cách giữa đổ đồng trên lớp bề mặt của microstrip RF.

Ví dụ trên rất quan trọng vì nhiều ghi chú ứng dụng cho các thành phần với đầu ra RF sẽ khuyến nghị chính xác loại định tuyến này, có thể kèm theo hàng rào via dọc theo đường dẫn. Mục đích ở đây là để cô lập đường dẫn RF khỏi EMI có thể đến từ các phần khác của bố trí, hoặc từ một nguồn bên ngoài. Tuy nhiên, những ghi chú ứng dụng này thường đưa ra hướng dẫn quá thận trọng về khoảng cách giữa đường dẫn RF và lớp đồng GND gần đó. Vậy bạn có thể đặt đường dẫn trở kháng kiểm soát của mình gần đất đến mức nào?

Đó có phải là Đường Truyền Microstrip hay là Hướng dẫn Sóng Coplanar?

Trong lúc này, tôi muốn tập trung vào microstrips đơn cuối vì chúng khá dễ hiểu, nhưng mọi thứ tôi sắp viết áp dụng đồng đều cho các dải dẫn. Cùng một ý tưởng cũng áp dụng cho việc định tuyến cặp vi sai.

Nếu lớp phủ mặt đất trên bề mặt trong hình ảnh trên quá gần với đường dẫn, thì chúng ta có một đường dẫn sóng đồng mặt phẳng, không phải microstrip. Lý thuyết, khi lớp phủ mặt đất trên bề mặt cách xa vô hạn so với đường dẫn, thì chúng ta trở lại với microstrip. Nếu bạn đưa khoảng cách mặt đất quá gần với đường dẫn, bạn sẽ thay đổi trở kháng của microstrip do điện dung nhiễu giữa cạnh của đường dẫn và lớp phủ mặt đất. Đây là lý do tại sao đường truyền microstrip đơn kết thúc mặt đất và đường dẫn sóng đồng mặt phẳng đơn kết thúc không luôn có cùng chiều rộng đường dẫn; đường dẫn sóng đồng mặt phẳng thường yêu cầu chiều rộng nhỏ hơn để có cùng trở kháng như microstrip trên cùng một chồng lớp.

Microstrip ground clearance
Điện dung nhiễu giữa microstrip và lớp GND gần đó làm tăng tổng điện dung của đường truyền này.

Từ những điều trên, chúng ta có thể thấy tại sao đường dẫn sóng đồng mặt phẳng có thể cần nhỏ hơn microstrip trên cùng một lớp và chồng lớp. Điện dung nhiễu tăng tổng điện dung trên mỗi đơn vị chiều dài của đường dẫn, vì vậy L cần được tăng lên để bù đắp, do đó đưa trở kháng trở lại 50 Ohm. Trong phần tiếp theo, tôi sẽ sử dụng ý tưởng này để kiểm tra khi lớp phủ mặt đất quá gần khoảng cách với đường dẫn bằng cách xem xét sự lệch trở kháng so với mục tiêu 50 Ohm dưới dạng một hàm của khoảng cách mặt đất.

Kiểm tra Quy tắc “3W”

Thực tế có một quy tắc ngón tay cái ở đây. Đó là quy tắc “3W”, quy định khoảng cách giữa dấu vết và lớp đất gần nhất phải ít nhất là 3 lần chiều rộng của dấu vết. Như chúng ta sẽ thấy ngay sau đây, hướng dẫn này quá thận trọng và không tính đến nhiều yếu tố. Trên thực tế, khoảng cách tối thiểu cần thiết sẽ phụ thuộc vào:

  • Phong cách định tuyến (microstrip so với stripline)
  • Cho dù định tuyến đơn kết thúc hay cặp vi sai được sử dụng
  • Hằng số điện môi của chất nền
  • Khoảng cách giữa dấu vết và mặt đất của nó trên lớp tiếp theo

Vì chúng ta đang xem xét tình huống bạn cần xác định chiều rộng dấu vết cần thiết cho trở kháng kiểm soát, tôi sẽ kiểm tra quy tắc 3W bằng cách so sánh chiều rộng dấu vết cần thiết để tạo ra một microstrip trở kháng 50 Ohm với một đường dẫn sóng đồng mặt phẳng có cùng trở kháng. Tôi sẽ làm điều này cho các độ dày lớp khác nhau để chúng ta có thể thấy phương pháp xác định các tham số nội tại của các đường truyền dẫn dải ảnh hưởng như thế nào đến khoảng cách mặt đất cần thiết. Ở đây, mục tiêu là xác định khoảng cách tối thiểu cần thiết để tạo ra một đường dẫn sóng đồng mặt phẳng với cùng trở kháng và chiều rộng dấu vết như một microstrip.

Kết quả

Tôi đã đầu tiên tạo ra một tập hợp các đường cong hiển thị chiều rộng microstrip, chiều rộng stripline, và chiều rộng coplanar (các lớp bên trong và bề mặt) cần thiết để tạo ra trở kháng 50 Ohm trên lớp phủ Isola 370HR (Dk ~ 4.1, ~0.02 hệ số mất mát @ 1 GHz). Những tính toán này được thực hiện trong Polar. Hình ảnh dưới đây cho thấy kết quả này và cho phép so sánh chiều rộng đường dẫn cho mỗi loại đường dẫn với khoảng cách cụ thể giữa đường dẫn và lớp đất là 5 mils.

Microstrip ground clearance
Đường cong chiều rộng dấu vết trong biểu đồ này tương ứng với các đường truyền 50-ohm cho tất cả bốn phong cách định tuyến trên cùng một chất nền. Các bố trí đường dẫn sóng đồng mặt phẳng (CPW) có khoảng cách 5 mil so với mặt đất.

Từ đây, chúng ta có thể thấy rằng có những cấu hình xếp chồng cụ thể nơi mà CPW và microstrip/stripline sẽ có trở kháng 50 Ohm và cùng chiều rộng đường dẫn, mặc dù khoảng cách giữa đất và đường dẫn trong CPW khá gần.

Đồ thị tiếp theo điều tra thêm về điều này. Nó cho thấy khoảng cách tối thiểu từ đường dẫn đến đất cần thiết để tạo ra trở kháng 50 Ohm cho microstrip và một đường dẫn sóng coplanar với cùng chiều rộng đường dẫn. Kết quả cũng được hiển thị cho một stripline và một đường dẫn sóng coplanar trên một lớp bên trong.

Microstrip ground clearance comparison
Khoảng cách tối thiểu từ dấu vết đến mặt đất trong một đường dẫn sóng đồng mặt phẳng (CPW) sẽ tạo ra cùng một trở kháng như trong microstrip/stripline cho một chiều rộng dấu vết nhất định.

Việc giải thích biểu đồ trên rất đơn giản: nó cho thấy khoảng cách tối thiểu từ dấu vết đến mặt đất trong một CPW cần thiết để tạo ra cùng một trở kháng trong microstrip/stripline khi chúng có cùng chiều rộng dấu vết. Từ đây, chúng ta có thể cuối cùng tạo ra bài kiểm tra của quy tắc 3W. Chỉ cần chia dữ liệu trục y cho dữ liệu trục x để tạo ra biểu đồ sau:

Microstrip ground clearance comparison
Tính toán tỷ lệ khoảng cách-chiều rộng cho một lớp phủ laminate 370HR. Lưu ý rằng các điện môi khác sẽ có hằng số điện môi khác nhau, do đó sẽ tạo ra các đường cong khác nhau.

Rõ ràng là quy tắc 3W quá thận trọng, trừ trong trường hợp có định tuyến stripline trong điện môi mỏng. Hãy tuân theo nếu bạn muốn vì nó sẽ ngăn chặn sự can thiệp quá mức với trở kháng của bạn. Tuy nhiên, khoảng cách đó có thể không cung cấp sự cách ly bạn cần. Đây là một lĩnh vực có thể được kiểm tra với một máy giải phương trình trường bằng cách xem xét các tham số mạng lưới kết hợphệ số nhiễu chéo giữa các kết nối khác nhau.

Kết quả trên cho thấy trường hợp mà các lớp laminate hỗ trợ một microstrip hoặc stripline đối xứng có Dk = 4.1. Điều gì sẽ xảy ra nếu thay vào đó chúng ta sử dụng laminate Dk thấp hơn? Liệu điều này có ảnh hưởng đến kết quả không.

Quả thực, kết quả bị ảnh hưởng vì dung lượng trở lại với lớp đồng gần đó sẽ thấp hơn. Điều này là do dung lượng nhiễm sắc giữa một dấu vết và lớp đổ gần đó tỉ lệ thuận với hằng số điện môi trong cả cấu hình stripline và microstrip. Do đó, dung lượng nhiễm sắc thấp hơn giữa những cấu trúc này có nghĩa là chúng ta nên mong đợi sự lệch lạc trở kháng thấp hơn cho một khoảng cách dấu vết-so với-lớp đổ nhất định.

Đồ thị dưới đây hiển thị thêm kết quả mô phỏng cho tỉ lệ khoảng cách/chiều rộng, nhưng trên vật liệu Dk = 3 (như RO3003). Chúng ta có thể thấy rằng một tỉ lệ khoảng cách/chiều rộng thấp hơn được cho phép gần lớp đồng đổ, bao gồm cả trong trường hợp của các tấm lamine mỏng. Những kết quả này hỗ trợ cho một số thiết kế như hệ thống RF trên các tấm lamine mỏng, cũng như các thiết kế HDI với bước chân mảnh.

Microstrip stripline ground pour clearance
Tính toán tỷ lệ khoảng cách-chiều rộng cho một lớp phủ PCB với Dk = 3.

Tôi đã áp dụng một cách tiếp cận tương tự ở đây để tính toán trực tiếp các dung lượng mong đợi với một lớp đồng vô hạn lớn trong một bài viết khác về trích xuất nhiễm sắc. Để tìm hiểu thêm về ảnh hưởng của lớp đồng gần các đường truyền tín hiệu yêu cầu đạt được thông số trở kháng, xem video dưới đây. Trong video này, tôi mô tả chi tiết hơn về các điểm đã nêu ở trên, và

Tóm tắt

Từ kết quả trên, có thể thấy rằng quy tắc 3W được sử dụng để xác định khoảng cách từ mặt đất đến đường dẫn giữa microstrip và lớp đổ mặt đất gần đó là quá thận trọng. Lưu ý rằng các độ dày điện môi trên đây là những giá trị thực tế bạn có thể tìm thấy trên một bản chất xếp 4 lớp hoặc dày hơn, tùy thuộc vào loại laminate được sử dụng để xây dựng chất xếp. Chúng ta cũng có thể thấy rằng, với một khoảng cách nhất định đến sự rõ ràng của mặt đất, bạn có thể có khoảng cách chặt chẽ hơn nhiều với microstrip, trong khi một stripline yêu cầu khoảng cách lớn hơn nhiều trong các điện môi mỏng. Cuối cùng, khi điện môi đủ dày, hai đường cong này sẽ hội tụ với nhau.

Đọc Microstrip Ground Clearance Phần 2: Cách Khoảng Cách Ảnh Hưởng Đến Sự Mất Mát

Xác định khoảng cách phù hợp cho sự rõ ràng của mặt đất microstrip bắt đầu với các công cụ thiết kế chất xếp PCB tốt nhất. Khi bạn sử dụng Altium Designer®, bạn có thể dễ dàng xác định chiều rộng và khoảng cách đường dẫn cần thiết để đảm bảo định tuyến trở kháng kiểm soát trong các bảng mạch sử dụng đổ đồng có mặt đất trong bố cục PCB của bạn.

Khi bạn đã hoàn thành thiết kế và muốn gửi các tệp cho nhà sản xuất của mình, nền tảng Altium 365™ giúp việc hợp tác và chia sẻ dự án của bạn trở nên dễ dàng. Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bạn có thể xem trang sản phẩm để biết mô tả tính năng sâu hơn hoặc một trong những Hội thảo Trực tuyến Theo Yêu cầu.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Tài liệu kỹ thuật liên quan

Back to Home
Thank you, you are now subscribed to updates.