Ảnh hưởng của khoảng cách chân BGA đối với Tính toàn vẹn tín hiệu ở 224G-PAM4 và 448G

Zachariah Peterson
|  Created: Tháng Năm 9, 2024  |  Updated: Tháng Hai 19, 2025
Tính Toàn Vẹn Tín Hiệu của Khoảng Cách Chân BGA

Dường như ngành công nghiệp PCB luôn tụt hậu so với bao bì bán dẫn, cả về sản xuất lẫn tính toàn vẹn tín hiệu. Khi ngành công nghiệp hướng tới việc chuyển đổi giao diện 224G từ demo sang sản xuất, Ethernet Alliance và các tổ chức như SNIA/SSF đang tập trung vào thế hệ tiếp theo của tốc độ dữ liệu cực cao. Các yếu tố chính ảnh hưởng đến tính toàn vẹn tín hiệu lại thay đổi một khi bạn đạt đến phạm vi băng thông 28 đến 56 GHz, mang lại nhiều tổn thất và méo tín hiệu hơn tại giao diện bao bì-PCB.

Lý do cho điều này không phải do thay đổi trong hồ sơ tổn thất từ điện môi sang độ nhám của đồng. Lý do là do cấu trúc của các chuyển tiếp dọc vào PCB, và đặc biệt là những cái ở phía dưới của gói BGA. Thiết kế via cho việc định tuyến quạt BGA là một yếu tố chính ảnh hưởng đến tính toàn vẹn tín hiệu ở tốc độ dữ liệu 224G-PAM4 và thế hệ tiếp theo 448G. Khi ngành công nghiệp hướng tới những tốc độ dữ liệu nhanh hơn này, các yếu tố quyết định tính toàn vẹn tín hiệu trong bao bì và cấu trúc PCB ở 56 GHz cũng sẽ áp dụng cho băng thông kênh cao hơn cần thiết trong 448G.

Như chúng ta sẽ thấy dưới đây, khoảng cách và kích thước chân của BGA và connector hoạt động ở 56G-NRZ và 112G-PAM có thể sẽ không phù hợp ở 224G-PAM4, và chắc chắn sẽ không hoạt động ở 448G. Chúng ta sẽ xem xét cách những cấu trúc này ảnh hưởng đến tính toàn vẹn của tín hiệu và các chỉ số quan trọng cần được sử dụng để đánh giá MIA và quá trình chuyển đổi ball-out vào PCB và trong bao bì.

Tại sao Khoảng Cách BGA lại Quan Trọng đối với Tính Toàn Vẹn Tín Hiệu ở 224G PAM4?

Giao diện 224G PAM4 có tần số Nyquist là 56 GHz, và điều này yêu cầu dải tần số kênh kéo dài từ DC đến ít nhất giá trị này. Gần 56 GHz, các cấu trúc bóng và via kết nối với gói BGA trong PCB có kích thước và quy mô chiều dài gần như khớp với cộng hưởng trường điện từ. Khi đạt đến những cộng hưởng này, chúng ta bắt đầu thấy hiệu ứng giới hạn băng thông nghiêm trọng. Và bởi vì những cộng hưởng này là chức năng của khoảng cách chân, chúng ta giờ đây phải xem xét điều này như một phần của thiết kế gói khi làm việc ở những tần số này.

  • Thiết kế vias để có trở kháng đầu vào chính xác phù hợp với tần số lên đến 56 GHz là một thách thức liên quan. Nó liên quan vì các lý do sau:
  • Giao diện vi sai hoạt động ở băng thông 56 GHz yêu cầu trở kháng đầu vào phù hợp xuyên suốt thông số băng thông
  • Vias có thể bắt đầu bức xạ do thiếu sự cục bộ hóa trường điện từ dưới 56 GHz
  • Cần có vias khâu để khôi phục sự cục bộ hóa của trường điện từ xung quanh các vias tín hiệu
  • Antipad và độ dày lớp của vias vi sai ảnh hưởng đến trở kháng đầu vào của vias ở các dải tần khác nhau
  • Đảm bảo trở kháng đầu vào phù hợp và cục bộ hóa tốt hơn tại hoặc vượt qua 56 GHz yêu cầu khoảng cách nhỏ hơn đến antipads

Tại sao 56 GHz Là Tần số Ma Thuật

Băng thông kênh bị giới hạn bởi khoảng cách chân BGA vì khoảng cách chân tham gia vào việc xác định các tần số chế độ không-TEM trong cấu trúc via. Điều này áp dụng cho các vias đi qua chất nền IC và vào PCB. Khi giới hạn về sự truyền dẫn chế độ TEM được chạm tới, có một sự không liên tục trở kháng như bức tường gạch tại tần số đó. Điều này xác định giới hạn băng thông kênh trong chế độ TEM. Điều này được biết đến xảy ra trong laser và quang học sợi, và bây giờ chúng ta sẽ phải đối mặt với điều này trong PCBs nữa.

Hãy cùng xem xét một cấu trúc bóng và via điển hình từ gói 224G PAM4/448G vào một PCB như được hiển thị dưới đây. Nếu bạn xem các bài viết trước đây của tôi về việc ghép nối vias và antipads để thiết lập trở kháng via, bạn sẽ thấy rằng việc ghép nối vias ảnh hưởng đến việc định vị, và khoảng cách đến các vias ghép nối xung quanh các vias khác biệt cho 224G PAM4 và 448G lanes bằng với khoảng cách BGA.

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Hình học này tạo ra một hướng dẫn sóng đồng trục khác biệt xung quanh mỗi cặp phát và nhận khác biệt trên bóng gói. Kích thước và khoảng cách của các yếu tố đồng trong gói, PCB, và dấu chân sẽ xác định một số chỉ số quan trọng về tính toàn vẹn tín hiệu:

  • Tần số cắt TEM
  • Phân tán độ trễ nhóm trong quá trình chuyển đổi via
  • Nhiễu chéo via-to-via khác biệt
  • Định vị trường điện từ
  • Mất mát trở lại khi nhìn vào PCB

Nếu chúng ta phóng to một trong các cặp via khác biệt, chúng ta có thể ước lượng sơ bộ tần số cộng hưởng không phải TEM đầu tiên chỉ bằng cách nhìn vào hình học của cấu trúc và sử dụng một giá trị Dk hiệu quả. Phép tính này dựa trên khoảng cách bóng p.

Chúng ta có thể tính toán tần số cộng hưởng không phải TEM đầu tiên tương ứng với một giá trị nửa bước sóng bên trong quá trình chuyển đổi via ở phía dưới của gói BGA:

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Giả sử một BGA với khoảng cách là 1 mm và Dk hiệu quả là 3 cho một tấm PCB tiêu chuẩn có Dk thấp, tần số không phải TEM đầu tiên sẽ xuất hiện tại:

Điều này gần như bất ngờ với băng thông tối thiểu yêu cầu cho giao diện 224G PAM4, vì vậy chúng ta nên nghi ngờ rằng khoảng cách 1 mm sẽ hạn chế băng thông do kích thích chế độ không phải TEM và sự không liên tục của trở kháng tường gạch. Khoảng cách bóng 1 mm chắc chắn sẽ không phù hợp cho kênh 448G trừ khi tiêu chuẩn 448G mỗi làn đường thực hiện giao diện với tốc độ baud rất thấp.

Nếu thay vào đó chúng ta sử dụng khoảng cách bóng là 0.8 mm, thì băng thông tối đa có thể cho sự truyền dẫn chế độ quasi-TEM được ước lượng là:

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Chỉ từ ước lượng cơ bản này, nó nên rõ ràng với bất kỳ ai có kiến thức cơ bản về sóng điện từ và cộng hưởng rằng khoảng cách chân là một hạn chế băng thông chính tiềm năng. Như chúng ta sẽ thấy trong các phần tiếp theo, khi chúng ta đạt đến tốc độ dữ liệu cao hơn, băng thông kênh yêu cầu tăng lên, và điều này sẽ yêu cầu khoảng cách chân nhỏ hơn.

Cách Khoảng Cách Chân BGA Hạn Chế Băng Thông Kênh

Dữ liệu trong các biểu đồ dưới đây được cung cấp bởi Intel như một phần của Nhóm Làm Việc IEEE 802.3.

Tần Số Cắt TEM

Cơ chế vật lý mà qua đó khoảng cách chân BGA giới hạn băng thông kênh được mô tả ở trên. Đồ thị dưới đây cho thấy một số dữ liệu thô cho một gói BGA trên một PCB được xây dựng với lớp cách điện megtron. Từ đồ thị này, chúng ta có thể thấy rõ ràng rằng khoảng cách chân có ảnh hưởng lớn đến băng thông kênh có sẵn bằng cách thiết lập giới hạn cắt của chế độ TEM.

High-Speed PCB Design

Simple solutions to high-speed design challenges

Giới hạn truyền dẫn chế độ TEM cho các giá trị khoảng cách chân BGA trên vật liệu nền Megtron.

Lưu ý rằng giới hạn cắt TEM cho khoảng cách chân bóng 1 mm và 0.8 mm lần lượt là 58 GHz và 72 GHz, cả hai đều gần gũi đáng kinh ngạc với ước lượng của tôi được đưa ra ở trên…

Ngay tại tần số cắt TEM, có một sự không liên tục trở kháng mạnh mẽ khi chế độ truyền dẫn từ trường điện từ chuyển sang một chế độ bậc cao hơn. Sự phản xạ mạnh gần tần số cắt TEM tạo ra một sự giảm tương ứng trong tổn hao chèn khác biệt.

Tổn hao chèn trong chế độ quasi-TEM như một chức năng của khoảng cách chân và pad.

Trong cả hai trường hợp, chúng ta cần chọn một khoảng cách giữa các bóng sao cho tần số cắt TEM này được đẩy lên một giá trị cao hơn, và chúng ta phải thiết kế các via sao cho trở kháng đầu vào khi nhìn qua các via phải khớp với trở kháng mục tiêu yêu cầu của kênh. Đối với các làn 224G-PAM4, điều này đòi hỏi trở kháng phải gần như phẳng đến tần số Nyquist là 56 GHz với mức lỗ hồi ít hơn -10 dB hoặc -15 dB.

Độ Trễ Nhóm

Một yếu tố quan trọng khác mô tả tính toàn vẹn tín hiệu trong các kênh có băng thông rộng là độ trễ nhóm. Cơ bản, độ trễ nhóm mô tả vận tốc truyền dẫn của từng thành phần tần số tạo nên tín hiệu di chuyển trong một kênh. Lý tưởng, chúng ta muốn tất cả các thành phần tần số có cùng độ trễ nhóm. Khi sự phân tán độ trễ nhóm quá lớn, các thành phần tần số di chuyển với các tốc độ khác nhau và tốc độ biên sẽ xuất hiện giảm sút (chậm lại). Điều này có thể xảy ra ngay cả trong một kênh (lý thuyết) không có mất chèn.

Trong đồ thị dưới đây, chúng ta có thể thấy sự biến thiên trong độ trễ nhóm cho cấu trúc bóng được xem xét ở trên. Trong mọi trường hợp, độ trễ nhóm cho thấy sự tăng lên khi giới hạn TEM được tiếp cận và cuối cùng bị vượt qua. Khoảng cách bóng nhỏ hơn đẩy sự tăng này lên các tần số cao hơn và đảm bảo sự phân tán thấp trên một băng thông rộng hơn.

Tại sao độ trễ nhóm lại quan trọng? Lý do là vì các kênh tạo ra sự biến đổi lớn trong độ trễ nhóm sẽ tạo ra nhiều méo dạng hơn trong tín hiệu truyền đi. Mặc dù việc đo trực tiếp một biểu đồ mắt không trực tiếp cho bạn biết độ trễ nhóm, nhưng nhiều méo dạng hoặc kéo dài tín hiệu trong biểu đồ mắt là một chỉ báo của sự phân tán độ trễ nhóm lớn.

Vias Là Thách Thức ở Tốc Độ Dữ Liệu 224G và Cao Hơn

Tại một sự kiện Hội thảo Ethernet 448G gần đây, có hai vấn đề được đưa ra tranh luận:

  • Định dạng điều chế biên độ xung nào sẽ được sử dụng ở tốc độ dữ liệu 448G trên mỗi làn?
  • Liệu các cấu trúc kết nối truyền thống với cáp, đường dẫn và vias có thể cung cấp đủ băng thông kênh với các tốc độ dữ liệu này không?
  • Dựa trên điều chế biên độ được sử dụng, liệu việc định tuyến qua PCB ở các tốc độ dữ liệu này có thể khả thi không?

Hiện tại, ở tốc độ dữ liệu 224G-PAM4, có nghi ngờ liệu PCB có thể cho phép định tuyến xa ra ngoài gói, chẳng hạn như đến một kết nối cho mô-đun thu phát. Điều này gần đây đã đưa ra chủ đề về kết nối gần chip hoặc trong gói, buộc phải đặt các mô-đun thu phát rất gần gói vi xử lý để giới hạn tổng mất chèn.

Để có thể định tuyến thành công các tín hiệu 448G vào PCB, một số nhiệm vụ phải được hoàn thành thành công, cả trong gói và trên PCB:

  • Khoảng cách chân BGA phải đủ nhỏ để xử lý băng thông kênh ở 448G
  • Các via từ BGA vào PCB phải được thiết kế với sự khớp nối với trở kháng đầu vào
  • Các via tín hiệu trong quá trình chuyển tiếp dọc vào PCB yêu cầu các via khâu để định vị
  • Gói BGA yêu cầu các via nền xen kẽ để ngăn chặn sự nhiễu chéo từ via sang via

Nếu những nhiệm vụ này được hoàn thành thành công, có thể đưa tín hiệu vào PCB từ một gói ở 224G và 448G. Liệu những tín hiệu đó có thể được định tuyến một khoảng cách đáng kể nào đó mà không cần tăng cường mức tín hiệu hoặc yêu cầu một kế hoạch cân bằng mới là một câu hỏi hoàn toàn khác. Hiện tại, nó nên rõ ràng từ danh sách trên rằng khoảng cách chân BGA sẽ là một yếu tố quyết định lớn đối với tính toàn vẹn của tín hiệu, và nó sẽ quyết định cách bạn thiết kế via tín hiệu cho các kênh 448G và xây dựng chồng PCB để hoàn thành định tuyến quạt ra BGA.

Chỉ Càng Khó Hơn ở 448G

Tính đến năm 2024, các nhóm tiêu chuẩn Ethernet (nhóm làm việc 802.3, Liên minh Ethernet và SNIA) vẫn chưa thống nhất được định dạng điều chế nào sẽ được sử dụng cho truyền dẫn dữ liệu 448G trên mỗi làn. Hai định dạng PAM đang được thảo luận tích cực là PAM6 và PAM8. PAM6 dễ dàng hơn từ góc độ thiết kế giao diện IP và yêu cầu băng thông kênh tối thiểu là 86.7 GHz. PAM8 dễ dàng hơn từ góc độ thiết kế PCB và gói và yêu cầu băng thông kênh tối thiểu là 74.7 GHz.

Dù sử dụng điều chế nào, khoảng cách chân BGA sẽ có ảnh hưởng lớn đến băng thông kênh trong các hệ thống. Cuối cùng, điều này đẩy các thiết kế vào khu vực mà có thể mong muốn bỏ qua giao diện giữa IC và PCB hoàn toàn và xây dựng mọi thứ với các giao diện 448G như PCB giống như substrate. Đây sẽ là một loại xây dựng đắt đỏ hơn, ngay cả khi được xây dựng dưới dạng các mô-đun nhỏ gắn trên PCB cứng được xây dựng theo cách truyền thống. Vẫn còn phải xem ngành công nghiệp sẽ chọn cách tiếp cận nào để xây dựng những sản phẩm tiên tiến hơn này.

Dù bạn cần xây dựng điện tử công suất đáng tin cậy hay hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ và công cụ CAD hàng đầu thế giới trong Altium Designer. Để thực hiện sự hợp tác trong môi trường đa ngành nghề ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365 để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Tài liệu kỹ thuật liên quan

Back to Home
Thank you, you are now subscribed to updates.
Altium Need Help?