Mô hình Hạt Ferrite và Trở kháng Chuyển mạch trong Mô phỏng PDN

Việc sử dụng ferrite trong một PDN là một khuyến nghị thiết kế mà thường gặp phải sự không rõ ràng và những khuyến nghị quá chung chung. Nếu bạn thấy một ghi chú ứng dụng hoặc một thiết kế tham khảo khuyến nghị đặt một ferrite trong PDN, bạn có nên áp dụng điều này vào thiết kế cụ thể của mình, hay bạn nên bỏ qua điều này và tập trung vào việc thêm dung lượng? Nếu bạn sử dụng ferrite để cô lập hai đường ray thì sao?

Đây là hai câu hỏi mà chúng tôi muốn trả lời trong bài viết này. Có thể có hai cách sử dụng ferrite trong một PDN: như một phần tử lọc giả định được kết nối trực tiếp với chân VDD, hoặc như một phần tử chặn giữa hai đường ray khác nhau. Trường hợp đầu tiên nên được tránh, tuy nhiên trường hợp thứ hai đã cho thấy một số hứa hẹn nếu ferrite được chọn đúng cách và nếu được sử dụng trên đường ray phù hợp. Đây là điều bạn có thể kiểm tra trong một mô phỏng SPICE ở dải tần số trung gian (lên đến khoảng 1 GHz), và đó là điều tôi sẽ xem xét trong bài viết này.

Hạt Ferrite trong một PDN: Lọc hay Cô Lập?

Tôi đã nhiều lần khẳng định, và các nhà thiết kế khác cũng đồng ý, rằng việc đặt một lõi ferrite vào PDN sẽ thêm độ tự cảm vào PDN ở các tần số trung gian, điều này thường không phải là ý tưởng tốt nếu PDN cần hỗ trợ các thành phần chuyển mạch với tốc độ cạnh nhanh (khoảng 1 ns hoặc ít hơn). Rất nhiều dữ liệu hỗ trợ cho lập luận này, đặc biệt là khi lõi ferrite được kết nối với một đường ray cung cấp điện cho các I/O tốc độ cao. Tuy nhiên, đây là điều thường thấy trong các ghi chú ứng dụng về bộ điều chỉnh nguồn điện nói chung, và việc sử dụng ferrite đôi khi bị lấy ra khỏi ngữ cảnh hoặc được triển khai ở những nơi không hợp lý.

Được nói như vậy, tôi đã thiết kế các bảng mạch mà không bao gồm lõi ferrite để cô lập, ngay cả khi lõi ferrite được khuyến nghị là một phần của thiết kế tham khảo hoặc được bao gồm trong một ghi chú ứng dụng. Một tác giả khác trên blog này cũng ủng hộ lập luận này. Điều này bao gồm việc bỏ qua lõi ferrite như một yếu tố để cô lập một đường ray với đường ray khác, chẳng hạn như đầu vào VDD và một đường ray nguồn PLL.

Trường hợp sử dụng ferrite như một phần tử cách ly giữa hai đường ray trên một PDN là điều chúng tôi muốn xem xét trong một mô phỏng SPICE trong bài viết này. Cơ bản, chúng tôi muốn mô phỏng trở kháng chuyển tiếp giữa hai đường ray trên một PDN. Đọc bài viết này để tìm hiểu thêm về trở kháng chuyển tiếp trước khi tiếp tục, cũng như bài viết này xem xét mô phỏng PDN cơ bản của chúng tôi với nhiều tụ điện. Tôi sẽ tiếp tục với mô hình mô phỏng PDN cơ bản bằng cách thêm một đường ray và cố gắng cách ly nó bằng ferrite.

Mô Hình Mô Phỏng Với Hạt Ferrite

Mô hình mô phỏng cho PDN của chúng tôi với ferrite bao gồm hai đường ray: một đường ray cung cấp cho I/O, và một đường ray bổ sung mô phỏng một phần tử chuyển mạch chậm hơn như một PLL. Đường ray PLL được cách ly khỏi đường ray I/O bằng một hạt ferrite (đôi khi được gọi là chip ferrite). Mục tiêu của mô phỏng của chúng tôi là để xem xét hiệu quả của ferrite tiêu biểu như một phần tử cách ly giữa hai đường ray này.

Ngân hàng tụ điện bao gồm 36 tụ với các giá trị tần số cộng hưởng tự nhiên (SRF) như đã được hiển thị trong một bài viết mô phỏng PDN trước đó.

Ferrite được sử dụng trong mô phỏng là mã phần BLM18PG121SN1 từ Murata. Điều này được mô hình hóa bằng mạch RLC song song như thường được sử dụng trong các mô phỏng SPICE để đại diện cho ferrite. Sử dụng băng thông, điện trở tại cộng hưởng, và tần số cộng hưởng, ferrite có thể được mô hình hóa bằng cách lấy R = 150 Ohm, L = 347 nH, và 0.3603 pF. Lưu ý rằng đây không phải là sự đại diện hoàn hảo của ferrite, nhưng đó là điều tốt nhất có thể thực hiện mà không cần một mô hình mô phỏng chính xác cho phần này.

Trong quá trình mô phỏng, chúng ta sẽ điều chỉnh giá trị R của ferrite chỉ để xem ảnh hưởng của nó đối với sự chuyển giao nhiễu giữa hai đường ray trong mô hình mô phỏng. Với mô hình mô phỏng decap trước đó và mô hình trên cho ferrite cách ly trên đường ray PLL, bây giờ chúng ta có những gì cần thiết để thực hiện một mô phỏng. Chúng ta sẽ xem xét một số trường hợp để phân biệt giữa các nguồn nhiễu khác nhau:

• Điện áp tại đường ray PLL khi chỉ có đường ray I/O đang chuyển mạch
• Điện áp tại đường ray PLL khi PLL đang chuyển mạch và I/O cũng đang chuyển mạch

Cả hai trường hợp cho phép chúng ta tính toán toàn bộ trở kháng của PDN nếu chúng ta muốn. Vì chúng ta có 2 đường ray, đây sẽ là ma trận 2x2 liên quan đến dòng điện rút tại cổng n với điện áp đo được tại cổng m:

Mục tiêu #1 ở trên tương đương với việc tính Z21 trong ma trận trở kháng. Chúng ta sẽ sử dụng điều này để giúp giải thích kết quả thấy trong mô phỏng. Để xem xét sự lan truyền nhiễu vào đường ray PLL, chúng ta sẽ so sánh dạng sóng điện áp đường ray PLL với dạng sóng điện áp đường ray I/O.

Kết quả: I/O Rail Chuyển Mạch, PLL Yên Tĩnh

Kết quả ban đầu so sánh điện áp trên đường ray I/O với điện áp trên đường ray PLL được hiển thị dưới đây. Đường ray I/O đang chuyển mạch với thời gian tăng 1 ns tại tần số 1 MHz, trong khi đường ray PLL không chuyển mạch.

Các hình dạng sóng theo thời gian dưới đây dường như cho thấy ferrite không có tác động đến việc cách ly nhiễu, bất kể điện trở song song và độ tự cảm hiệu quả của ferrite. Thực tế, việc tăng độ tự cảm của ferrite lên 1000 lần dường như không có tác động nào đến việc cách ly nhiễu.

Dù không rõ ràng, có một sự chuyển tiếp rất đột ngột ngay tại cạnh tăng của sóng điện áp I/O. Nếu chúng ta phóng to, chúng ta có thể thấy rằng cạnh tăng này không phải là một hiện tượng nghệ thuật, mà thực sự liên quan đến một cực tần số cao trong trở kháng của đường ray I/O (trong tham số Z11).

Giờ đây, chúng ta có thể thấy tác động của ferrite; có tiếng ồn tần số cao được tạo ra trên đường ray I/O do một cực trong tham số Z11 nằm ở 631 MHz. Cực này cũng tồn tại trong phổ trở kháng chuyển tiếp (Z21), nhưng nó lại ở mức trở kháng thấp hơn nhiều. Tuy nhiên, phần tần số cao của phản ứng chuyển tiếp, như được hiển thị ở trên, trải qua sự giảm xóc lớn hơn nhờ vào việc đặt ferrite. Rõ ràng, giá trị R/L tiêu chuẩn trong mô hình ferrite là yếu tố quyết định sự giảm xóc trong phản ứng chuyển tiếp, giống như trong bất kỳ mạch RLC nào khác. Nói cách khác, chúng ta sẽ ưu tiên một điện trở lớn và một độ tự cảm thấp, điều này trái ngược với lý do sử dụng ferrite trong một PDN.

Ngược lại, tiếng ồn tần số thấp dường như hoàn toàn không bị ảnh hưởng bởi ferrite. Tiếng ồn tần số thấp ở 2.81 MHz gần như giống hệt nhau trên cả hai đường ray, vì vậy chúng ta sẽ mong đợi các tham số Z cho các đường ray này và phổ Z21 có cùng các cực ở 2.81 MHz. Thực sự, đây là những gì chúng ta thấy trong phổ tham số Z được hiển thị bên dưới.

So sánh trở kháng tự thân của đường ray I/O (Z11) với phổ trở kháng chuyển tiếp (Z21), rõ ràng chỉ có lợi ích nhỏ ở cực 631 MHz và không có lợi ích ở cực 2.81 MHz (đây là cực quan trọng nhất). Mặc dù có vẻ như ferrite trên đường ray PLL có trách nhiệm giảm nhiễu, nhưng tụ điện bypass cũng giảm nhiễu nhờ giá trị SRF của nó ở 1.59 GHz. Cả hai cùng hoạt động giống như một tụ điện ESR được kiểm soát, cung cấp độ giảm xóc cao và giảm nhiễu.

Kết quả: Chuyển đổi Đường Ray PLL, Chuyển đổi I/O

Bây giờ chúng ta có thể khảo sát xem việc chuyển đổi trên đường ray PLL sẽ bị ảnh hưởng như thế nào bởi sự hiện diện của ferrite. Kết quả phân tích chuyển tiếp dưới đây rõ ràng cho thấy cách thức hoạt động chuyển đổi trong PLL tạo ra những xung lớn trong điện áp đường ray PLL. Các đường cong màu đỏ và xanh lá cây cho thấy điện áp đường ray PLL với và không có ferrite, tương ứng. Ngay sau khi PLL chuyển đổi sau 5 us (đường cong nét đứt màu xanh), chúng ta thấy rằng đường ray PLL với ferrite thể hiện những đỉnh điện áp lớn. Những đỉnh này không được thấy trên cùng một đường ray PLL khi đã loại bỏ ferrite.

Chúng ta có thể thấy rõ rằng đường ray PLL trở nên sạch sẽ trở lại sau khi loại bỏ lõi ferrite (xem đường cong màu xanh phía trên). Thực tế, chúng ta thậm chí không thấy tiếng ồn từ phần I/O! Điều này nên là dấu chấm hết cho lõi ferrite trong thiết kế này; tụ điện bypass mới là thứ giảm tiếng ồn đáng kể, không phải lõi ferrite. Kết quả xác nhận rằng việc tăng dung lượng là một thay đổi thiết kế có lợi hơn là thêm cảm kháng. Điều này cũng minh họa sự thay đổi thiết kế cần thiết trên đường ray I/O: thêm một số tụ điện nhỏ mục tiêu trực tiếp vào đỉnh 631 MHz trong phổ trở kháng PDN.

Tóm tắt

Chúng ta đã học được gì từ bài tập này? Kết quả có vẻ lẫn lộn, đưa ra kết quả chấp nhận được tối thiểu cho cực cao tần và không có kết quả cho cực thấp tần phức tạp hơn. Có bốn điểm quan trọng:

1. Lõi ferrite đã chặn một số tiếng ồn tần số cao từ đường ray I/O không cho đến đường ray PLL. Điều này được thực hiện vì cực nằm trong băng cản của lõi ferrite, có thể thấy khi so sánh tiếng ồn I/O đo trên đường ray I/O so với tiếng ồn I/O đo trên đường ray PLL.
2. Tụ điện bypass trên đường ray PLL hỗ trợ cô lập rất tốt miễn là tụ điện này được chọn đúng cách (sao cho SRF của nó gần với cực tần số cao).
3. Viên ferrite hoàn toàn không giảm tiếng ồn tần số thấp từ đường ray I/O đến đường ray PLL. Nếu PLL hoạt động ở mức thấp như 0.9 V, tiếng ồn tần số thấp sẽ tạo ra sự can thiệp đáng kể.
4. Khi phần tử PLL chậm chuyển đổi, độ tự cảm của ferrite gây ra những đợt tăng vọt rất lớn trên đường ray PLL.

Nhìn chung, có vẻ như ferrite không giúp ích nhiều ở nơi cần thiết. Chúng ta có thể suy luận rằng việc thêm các tụ điện được chọn cẩn thận sẽ cung cấp những lợi ích tương tự như ferrite mà không gặp phải các vấn đề đi kèm với ferrite. Từ đường cong trở kháng của hạt, chúng ta có thể thấy rằng hạt cung cấp gần như không có sự giảm xóc bổ sung nào ở tần số thấp, vì vậy chúng ta không mong đợi tiếng ồn tần số thấp được giảm bớt. Tiếng ồn tần số thấp thay vào đó có thể được giải quyết bằng cách nhắm vào nó với một tụ điện lớn có SRF = 2.81 MHz trên cả hai đường ray.

Vậy, bạn có nên sử dụng ferrite để cô lập trong PDN của mình không? Hãy cẩn thận với điều này vì nó phụ thuộc vào dải tần số bạn cần cô lập. Ngoài ra, bạn cũng nên kiểm tra xem ferrite có tạo ra vấn đề tiếng ồn mới trên đường ray cô lập hay không. Nếu bạn nghĩ mình cần sử dụng ferrite để cô lập đường ray trong PDN, hãy chắc chắn rằng bạn đã mô phỏng điều này trước để đảm bảo ferrite đạt được mục đích dự định.

Dù bạn cần thực hiện mô phỏng PDN với ferrite, hay bạn cần mô hình hóa hành vi nguồn và tín hiệu phức tạp hơn, bạn có thể đánh giá thiết kế của mình với gói SPICE tích hợp trong Altium Designer®. Bạn và đội của mình sẽ có thể duy trì hiệu suất làm việc và hợp tác hiệu quả trên các thiết kế điện tử tiên tiến thông qua nền tảng Altium 365™. Tất cả những gì bạn cần để thiết kế và sản xuất điện tử tiên tiến có thể được tìm thấy trong một gói phần mềm.

Chúng tôi chỉ mới khám phá bề mặt của những gì có thể làm được với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.