Các tiêu chuẩn tốc độ cao liên tục nâng tầm chuẩn mực

Trước đây, các nhóm thường quản lý tuân thủ như một công đoạn ở hạ nguồn. Làm phần cứng, bring-up, tinh chỉnh rồi mới đi kiểm tra đạt chuẩn. Nhưng với các tiêu chuẩn tốc độ cao mới nhất, ma trận kiểm thử đã trở nên quá phức tạp và biên độ quá chặt để quy trình đó còn hiệu quả. Mỗi giao diện lại bổ sung thêm cáp, chế độ hoạt động, đồ gá và các trường hợp biên, và tất cả đều liên quan trực tiếp đến các lựa chọn về stackup, liên kết kết nối, clock và lọc tín hiệu.

Đó là lý do vì sao việc lập kế hoạch SI, EMI và tuân thủ giờ đây phải được đưa vào ngay từ giai đoạn kiến trúc, capture sơ đồ nguyên lý và định nghĩa stackup. Trong bài viết này, chúng tôi sẽ trình bày tiêu chuẩn nào đang tạo áp lực lớn nhất, quy trình thiết kế thay đổi ra sao, và những quyết định linh kiện nào quan trọng nhất để đạt tuân thủ ngay ở lần chạy đầu tiên.

Điểm chính cần nhớ

• PCIe 7.0 (128.0 GT/s), Ethernet 800G đến 1.6T, USB4 và Wi-Fi 7 đang thu hẹp biên độ điện và làm tăng độ phức tạp của kiểm thử. Điều này buộc việc lập kế hoạch toàn vẹn tín hiệu, EMC và tuân thủ phải được đưa vào giai đoạn kiến trúc, capture sơ đồ nguyên lý và định nghĩa stackup.
• Ở mức 64 đến 128 GT/s và SerDes lớp 224G, các biện pháp sửa lỗi ở cấp layout mang lại ít biên độ có thể cứu vãn hơn. Vật liệu, họ đầu nối, topology và chiến lược retimer giờ đây là các quyết định kiến trúc cần được chốt sớm. 
• BOM của bạn giờ đây là một phần của kế hoạch tuân thủ. Loại laminate cụ thể, hệ đầu nối, retimer, nguồn clock và các lựa chọn lọc tín hiệu thường quyết định liệu bạn có vượt qua ngay ở vòng thiết kế đầu tiên hay không.

Tổng quan nhanh về tình hình các tiêu chuẩn

PCI Express

PCI-SIG đã công bố sự sẵn có của PCIe 7.0 vào ngày 11 tháng 6 năm 2025, với 128.0 GT/s và PAM4. PCI-SIG cũng thông báo bắt đầu công việc định hướng ban đầu cho PCIe 8.0. Nếu bạn đang thiết kế các nền tảng sẽ được xuất xưởng trong giai đoạn đó, thì những quyết định về kiến trúc kênh mà bạn đưa ra hôm nay sẽ quyết định liệu bạn có sẵn sàng hay không.

Ethernet

IEEE 802.3 tiếp tục thúc đẩy công việc ở lớp 800G và 1.6T, với nhóm đặc trách 802.3dj đặt mục tiêu hoàn thành vào cuối năm 2026 cho tín hiệu điện 200G trên mỗi lane. Ngưỡng này sẽ định hình lại các yêu cầu liên kết kết nối cho mọi đường truyền tốc độ cao trong chuỗi tín hiệu.

USB-C và USB4

Thư viện tài liệu của USB-IF bao gồm các bản cập nhật đặc tả USB4 và tài liệu tuân thủ liên quan, vốn vẫn đang tiếp tục thay đổi. USB4CV Compliance Test Specification được cập nhật vào tháng 10 năm 2025, và USB4 Electrical Compliance Test Specification tiếp theo vào tháng 2 năm 2026. Các quy trình kiểm thử trong phòng lab bám rất sát các tài liệu này, vì vậy các nhóm nên theo dõi ngày sửa đổi và đồng bộ kế hoạch kiểm thử từ sớm.

Wi-Fi 7

IEEE Std 802.11be được công bố vào ngày 22 tháng 7 năm 2025, và Wi-Fi Alliance đã giới thiệu Wi-Fi CERTIFIED 7 vào ngày 8 tháng 1 năm 2024. Việc áp dụng đang diễn ra rất nhanh, và các yêu cầu về chất lượng RF cũng như khả năng cùng tồn tại đi kèm với kênh 320 MHz và 4096-QAM tùy chọn khiến việc lập kế hoạch sớm trở thành một lợi thế thực sự.

Vì sao tín hiệu đa mức làm thay đổi quy trình làm việc

Khi các giao diện chuyển sang PAM4 và các dạng điều chế bậc cao hơn, khoảng dư điện áp và thời gian sẽ thu hẹp lại. Điều này khiến các lựa chọn quyết định suy hao, gián đoạn và mục tiêu cân bằng trở thành các quyết định ở cấp kiến trúc. 

• PCIe 6.0 và các thế hệ sau sử dụng PAM4, làm thu hẹp khoảng cách điện áp giữa các mức ký hiệu và tăng độ nhạy với xuyên nhiễu, phản xạ và jitter xác định.
• Kỳ vọng về tín hiệu và cân bằng của USB4 ngày càng bị giới hạn bởi kênh truyền, trong khi các ràng buộc cơ khí của Type-C lại làm tăng biến thiên từ đầu nối và cáp. 
• Lộ trình Ethernet thế hệ tiếp theo gắn với các lane điện lớp 224G, nơi suy hao liên kết và giới hạn đo lường chặt đến mức chất lượng đồ gá và de-embedding trở thành yếu tố quyết định. 
• Wi-Fi 7 hỗ trợ 4096-QAM tùy chọn và kênh 320 MHz, có thể cải thiện thông lượng đỉnh nhưng đồng thời cũng đặt ra yêu cầu chặt chẽ hơn về chất lượng RF và rủi ro cùng tồn tại trong các sản phẩm nhỏ gọn. 

Toàn vẹn kênh giờ đây là một yêu cầu cấp hệ thống

Thành công của thiết kế tốc độ cao giờ đây phụ thuộc vào một ngân sách kênh rõ ràng. Bạn phải phân bổ suy hao, số lượng điểm gián đoạn và phần dư xuyên nhiễu cho vật liệu, routing, liên kết kết nối và mọi khối cân bằng chủ động. Khi ngân sách đó không được xác định rõ ràng và chính thức, các nhóm sẽ phát hiện ra khoảng thiếu hụt quá muộn, và mọi biện pháp khắc phục đều trở nên tốn kém.

Stackup, vật liệu và độ nhám đồng

Suy hao thường là ràng buộc đầu tiên buộc phải thiết kế lại. Ở tốc độ tín hiệu cao hơn, suy hao điện môi và suy hao dẫn điện ăn mòn biên độ rất nhanh, khiến bộ cân bằng còn ít dư địa để bù hơn. Đó là lý do vì sao việc chọn laminate phải nằm trong giai đoạn kiến trúc và định nghĩa stackup, thay vì đợi đến sau khi placement đã chốt.

Để bắt đầu, hãy xác định tầm với mục tiêu và ngân sách insertion loss, sau đó ước tính bạn có thể chấp nhận bao nhiêu điểm gián đoạn, bao gồm via, đầu nối và package. Tiếp theo, chọn họ laminate và cấu hình lá đồng phù hợp với ngân sách đó khi sản xuất hàng loạt. Đồng mịn hơn giúp giảm suy hao dẫn điện ở tần số cao và có thể là khác biệt giữa một thiết kế “còn tinh chỉnh được” và một thiết kế “mong manh”.

Đầu nối và cáp chuyển từ liên kết kết nối sang kiến trúc kênh

Trong các hệ thống mật độ cao, lựa chọn liên kết kết nối có thể là quyết định quan trọng nhất của kênh truyền.

Đầu nối mezzanine board-to-board, hệ thống flyover và các kiến trúc liên kết gần chip đang được đưa vào sử dụng ở những nơi mà routing PCB truyền thống không còn đủ dư địa cho các liên kết hiệu năng cao nhất. Những lựa chọn này kéo theo các hệ quả về cơ khí, nhiệt, khả năng bảo trì và chuỗi cung ứng, vì vậy chúng cần có mặt trong checklist kiến trúc.

Retimer và redriver trở thành hạng mục phải được hoạch định

Ở các tốc độ serial cao nhất hiện nay, quyết định đầu tiên bạn cần đưa ra là liên kết đó sẽ chạy bằng biên độ thụ động, hỗ trợ tương tự hay retiming đầy đủ.

Redriver giúp kéo dài tầm với khi kênh vẫn còn nằm trong biên độ thụ động nhưng cần hỗ trợ cân bằng, và khi ngân sách độ trễ rất chặt. Nhưng chúng giả định một kênh nền sạch hơn và khả năng kiểm soát phản xạ chặt chẽ hơn.

Retimer là công cụ mở rộng tầm với khi ngân sách liên kết bị kéo căng bởi khoảng cách, số lượng đầu nối hoặc form factor. Chúng làm tăng công suất, độ trễ, độ phức tạp và khối lượng công việc đánh giá chất lượng. Hãy biến vị trí đặt retimer và nguồn cấp của nó thành quyết định kiến trúc, rồi routing và xác nhận theo đúng kế hoạch đó.

Kế hoạch đo lường là một phần của thiết kế

Hãy xác định kế hoạch đo lường trước khi layout và đưa nó vào quy trình làm việc như một đầu vào thiết kế. IEEE 370 là một tài liệu tham chiếu phổ biến cho đặc trưng hóa liên kết kết nối và thực hành de-embedding, giúp đồng bộ phép đo của bạn với mô phỏng. Kế hoạch đo lường ở thượng nguồn thường bao gồm:

• Nguồn S-parameter đáng tin cậy và tiêu chí chấp nhận
• Chiến lược đồ gá, bao gồm những gì bạn sẽ tự làm hoặc mua
• Phương án probe launch và mục tiêu băng thông
• Phương pháp de-embedding và các mặt phẳng tham chiếu
• Mục tiêu tương quan giữa mô phỏng và bench cùng tiêu chí đạt

Lập kế hoạch tuân thủ giờ đây là một cuộc trao đổi lớn hơn

Khi các giao diện phát triển, ma trận kiểm thử mở rộng với nhiều tổ hợp hơn về tốc độ dữ liệu, loại cáp, điều kiện kênh và chế độ vận hành. Với các thiết bị Wi-Fi 7, ma trận kiểm thử có thể bao gồm vận hành đa liên kết, hành vi puncturing, các tùy chọn độ rộng kênh và 4096-QAM tùy chọn, tất cả đều tương tác với vị trí anten và khả năng cùng tồn tại bên trong sản phẩm. 

Các yêu cầu về phát xạ lại bổ sung thêm một lớp nữa. FCC Part 15 và CISPR 32 vẫn là các khung pháp lý nền tảng ở nhiều thị trường và nhóm sản phẩm, và các lựa chọn thiết kế kiểm soát dòng hồi tiếp, cộng hưởng vỏ máy, cáp và lọc tín hiệu nên được xem là các ràng buộc cần xét từ sớm. 

Checklist toàn vẹn kênh ở thượng nguồn để tránh phải làm lại board

Hãy dùng sáu cổng kiểm tra trước layout này để chốt kiến trúc kênh trước khi biên độ biến mất. Mỗi mục tương ứng với một quyết định mà sau layout sẽ rất tốn kém, hoặc không thể, để thay đổi.

• Xác định ngân sách kênh từ sớm. Tầm với, suy hao, xuyên nhiễu, đầu nối và biên độ.
• Chốt stackup và vật liệu với SI tham gia xuyên suốt. Dùng đúng các giả định mà sau này bạn sẽ xác nhận.
• Chọn họ đầu nối và cáp như các thành phần của kênh truyền. Xác nhận hỗ trợ mô hình hóa và rủi ro mua sắm thực tế.    
• Quyết định xem retimer có phải là một phần của kiến trúc hay không. Dự trù trước công suất, diện tích và dư địa nhiệt.
•  Viết kế hoạch đo lường từ sớm. Đồ gá, de-embedding, mục tiêu tương quan và tiêu chí đạt rõ ràng trước khi bạn chế tạo phần cứng.
• Ánh xạ mục tiêu tuân thủ sang các ràng buộc thiết kế. Phát xạ, kỳ vọng miễn nhiễm và yêu cầu theo khu vực sẽ định hình các quyết định về vỏ máy, nối đất và cáp. 

Để xem checklist chi tiết hơn, hãy tham khảo What to Spec for Channel Integrity: Practical Checklists for High-Speed Links.

Sản phẩm nổi bật

Dưới đây là năm sản phẩm minh họa cho các chủ đề ở trên, trải rộng từ cùng tồn tại RF, suy hao đầu nối, tầm với flyover đến chiến lược retimer.

1. Intel Wi-Fi 7 BE200 (mô-đun client). Hỗ trợ băng 6 GHz, kênh 320 MHz và các chế độ 4096-QAM, khiến nó trở thành một trường hợp thử nghiệm tốt cho việc lập kế hoạch chất lượng RF và cùng tồn tại mà Wi-Fi 7 đòi hỏi. 
2. Molex Mirror Mezz Family (đầu nối). Mirror Mezz và Mirror Mezz Pro hỗ trợ tới 112 Gbps NRZ, trong khi Mirror Mezz Enhanced đạt tới 224 Gbps. 
3. Samtec Si-Fly HD (hệ thống flyover 224 Gbps PAM4). Các cụm cáp flyover được thiết kế để bỏ qua suy hao đường mạch PCB ở mức 224 Gbps PAM4. 
4. Amphenol Mini Cool Edge IO (hệ thống đầu nối flyover). Nhắm đến các kiến trúc cáp nội bộ tốc độ cao, nơi lựa chọn đầu nối và cáp chính là kênh truyền. 
5. Astera Labs Aries PCIe/CXL Smart DSP Retimers. Kéo dài tầm với qua các kênh nhiều đầu nối và tăng thêm biên độ trong các nền tảng mật độ cao. 

Khi nghiên cứu linh kiện, hãy kiểm tra trạng thái vòng đời, các phương án thay thế đã được phê duyệt, ràng buộc đóng gói và tình trạng sẵn có hiện tại của từng mã trước khi layout. Hãy dùng Octopart, nền tảng tìm kiếm hàng đầu trong ngành cho linh kiện điện tử và dữ liệu linh kiện, để tiết kiệm thời gian và giảm các bất ngờ ở giai đoạn cuối.

Điều gì đang ở phía trước

Các switch PCIe thế hệ tiếp theo và các tiêu chuẩn Ethernet đang tiếp tục phát triển cho thấy hướng đi tiếp theo của các ràng buộc về liên kết kết nối và xác nhận.

• Các switch fanout PCIe Gen 6 Switchtec của Microchip. Vào tháng 10 năm 2025, Microchip đã công bố một dòng switch PCIe Gen 6 trên tiến trình 3 nm, bao gồm các công cụ và bộ kit đánh giá, vốn thường là bước tiền đề cho việc áp dụng rộng rãi hơn trên các nền tảng. 
• Định hướng 802.3dj và PCIe 8.0. Nhóm đặc trách 802.3dj đang thúc đẩy Ethernet đạt 200G trên mỗi làn, và hệ sinh thái đang lập kế hoạch vượt ra ngoài PCIe 7.0. Cả hai đều cho thấy các yêu cầu về kết nối liên thông đang hướng tới đâu, đồng thời gia tăng áp lực phải chốt kiến trúc kênh sớm hơn.

Khi các tiêu chuẩn liên tục nâng cao yêu cầu, những nhóm có thể đưa sản phẩm ra thị trường một cách ổn định là những nhóm còn ít câu hỏi bỏ ngỏ nhất tại thời điểm phát hành layout. Con đường nhanh nhất để đạt tuân thủ ngay từ vòng thử đầu tiên là lập ngân sách kênh một cách kỷ luật, mô hình hóa sớm, lập kế hoạch đo kiểm thực tế và xây dựng BOM phù hợp với các giới hạn vật lý.

Công cụ BOM Tool miễn phí của Octopart là một nguồn tài nguyên tuyệt vời để kiểm tra trạng thái vòng đời, so sánh các linh kiện thay thế và xác nhận tính sẵn có của các linh kiện quan trọng đối với kênh của bạn tại một nơi duy nhất.