Thiết kế PCB Tốc độ Cao: Các Câu Hỏi về Tính Toàn vẹn Tín hiệu Bạn Luôn Nên Hỏi

Việc đánh giá thiết kế PCB bao gồm nhiều phần của một thiết kế, từ mạch cơ bản đến khả năng sản xuất. Đối với các hệ thống số tốc độ cao, việc đánh giá thiết kế cần phải cụ thể hơn và tập trung vào các lĩnh vực không thường được bao gồm trong các đánh giá khả năng sản xuất tiêu chuẩn. Công cụ và quy trình cần thiết để đánh giá toàn diện một thiết kế PCB tốc độ cao về tính toàn vẹn tín hiệu phụ thuộc vào các giao diện cụ thể có mặt trong thiết kế, nhưng việc so sánh với một số quy tắc chung và một số tính toán cơ bản có thể giúp bạn tránh được nhiều vấn đề tính toàn vẹn tín hiệu đơn giản.

Họ Có Thể Xây Dựng Stackup Của Bạn Không?

Các thiết kế tốc độ cao yêu cầu kiểm soát trở kháng chỉ hoạt động chính xác khi stackup được xác định đầy đủ, bởi người thiết kế hoặc nhà sản xuất. Mặc dù các nhà sản xuất có thể cung cấp một stackup PCB tiêu chuẩn, không phải tất cả stackup tiêu chuẩn của nhà sản xuất sẽ phù hợp với PCB tốc độ cao. Điều này do nhiều yếu tố, phổ biến nhất là độ dày điện môi và giá trị chiều rộng dấu vết yêu cầu trong các thiết kế cần kiểm soát trở kháng. Vì nhiều thiết kế số yêu cầu sử dụng BGA, bao gồm cả BGA có khoảng cách chân nhỏ, stackup tiêu chuẩn cũng có thể không hỗ trợ các via cần thiết để định tuyến vào các linh kiện này.

Điều này có nghĩa là bạn, với tư cách là người thiết kế, sẽ phải kiểm soát việc thiết kế chồng lớp PCB. Và như một phần của việc xem xét thiết kế cho hệ thống số tốc độ cao của bạn, bạn sẽ phải xác minh xem nhà sản xuất có thể xây dựng chồng lớp bạn chỉ định hay không. Đó là lý do tại sao việc làm quen với các vật liệu có sẵn trên thị trường trở nên quan trọng, bởi vì bạn có thể chỉ định những vật liệu này trong thiết kế chồng lớp của mình và nhận được xác minh nhanh chóng từ nhà sản xuất rằng họ có thể xây dựng chồng lớp PCB.

Các Tính toán Trở kháng Có Chính xác?

Vì câu hỏi này phụ thuộc vào cấu trúc chồng lớp, nó phải được trả lời sau câu hỏi trước. Để xác minh cấu trúc chồng lớp trước tiên, hãy tạo bản in sản xuất của bạn với bảng chồng lớp trước, sau đó kiểm tra chồng lớp và bố cục PCB cho chiều rộng đường dẫn và khoảng cách sau khi nhà sản xuất xác minh.

Một khi cấu trúc chồng lớp được xác nhận, có một số máy tính có thể được sử dụng để xác định trở kháng của đường dẫn và kiểm tra thiết kế so với dữ liệu trong bố cục PCB.

• Các nhà thiết kế có thể sử dụng các liên kết máy tính tại các trang liên kết này:
  • Máy Tính Trở Kháng Microstrip
  • Máy Tính Trở Kháng Stripline
  • Máy Tính Trở Kháng Microstrip Đối xứng
  • Máy Tính Trở Kháng Stripline Đối xứng
• Người dùng Altium có thể sử dụng máy tính trở kháng trong Quản lý Lớp Xếp
• Các công cụ bên ngoài như SI9000 từ Polar Instruments có thể được sử dụng
• Các bộ mô phỏng và giải pháp trường tiên tiến hơn có thể cung cấp các thông số S
• Nếu không có lựa chọn nào trong số này phù hợp, có một loạt các máy tính trực tuyến có sẵn

Giá trị độ rộng dấu vết, và khoảng cách cho các cặp vi sai, nên được sử dụng để ước lượng trở kháng với một trong những lựa chọn máy tính bổ sung này. Bạn sau đó nên quay lại và kiểm tra điều này cho tất cả các mạch điều khiển trở kháng trong thiết kế.

Nếu bạn đang xem các tệp PCB gốc, như trong Altium, có khả năng có một lớp mạng mà bạn có thể chọn và kiểm tra thủ công độ rộng/khoảng cách của tất cả các dấu vết trong lớp mạng. Nếu bạn đang xem các đầu ra sản xuất, một trình xem CAM có thể cung cấp giá trị độ rộng dấu vết, hoặc bạn có thể yêu cầu dữ liệu từ nhà thiết kế PCB chịu trách nhiệm.

Yêu cầu Về Thời Gian

Các hệ thống số có thể bao gồm một loạt các yêu cầu về thời gian, tùy thuộc vào các thành phần và mạch trong thiết kế. Trong quá khứ, việc định tuyến đồng hồ hệ thống ở tần số thấp hơn và không đồng bộ với tất cả các giao diện, khiến cho việc đáp ứng yêu cầu về thời gian ở cấp độ hệ thống khá khó khăn. Ngày nay, các giao diện tốc độ cao sử dụng đồng hồ nhúng hoặc đồng hồ đồng bộ nguồn, di chuyển yêu cầu về thời gian từ cấp độ hệ thống sang cấp độ giao diện.

Để xác định chức năng giao diện, chúng ta cần thực hiện một đánh giá cơ bản về giao diện song song, giao diện có đồng hồ đồng bộ nguồn, và giao diện hỗn hợp với đồng hồ nhúng:

Như chúng ta có thể thấy ở trên, yêu cầu về thời gian cần được xác minh cho cả giao diện đối xứng và đơn, yêu cầu kiểm tra việc điều chỉnh độ trễ áp dụng trong thiết kế.

Khoảng cách giữa các dẫn điện

Khoảng cách giữa các dẫn điện không chỉ là một yếu tố được xem xét trong đánh giá khả năng sản xuất mà còn là một yếu tố quan trọng trong đánh giá thiết kế PCB tốc độ cao. Trong một PCB tốc độ cao, chúng ta chủ yếu quan tâm đến hai khu vực:

• Khoảng cách giữa các đường dẫn đơn và cặp dẫn vi sai
• Khoảng cách đến lớp đồng đồng mặt phẳng gần đó (nếu nó có mặt trên lớp tín hiệu)

Lý do chính là để đảm bảo giảm thiểu nhiễu chéo, vì khoảng cách lớn giữa các dẫn điện là cách dễ nhất để kiểm soát nhiễu chéo.

Xác định khoảng cách giữa các đường dẫn phù hợp để giảm thiểu nhiễu chéo bao gồm việc sử dụng mô phỏng, bao gồm các mô phỏng cơ bản có thể được thực hiện với phương pháp MoM/BEM trong phần mềm thiết kế PCB của bạn. Ví dụ, công cụ Tính toán Tính toán Tín hiệu trong Altium Designer có thể được sử dụng để ước lượng cơ bản về nhiễu chéo cho một thời gian tăng cụ thể. Sau khi so sánh kết quả với biên độ nhiễu của bộ thu của bạn và thực hiện mô phỏng trên nhiều lớp, bạn có thể xác định một ước lượng ban đầu tốt cho khoảng cách giữa các mạng tốc độ cao.

Một ví dụ đơn giản với logic 3.3V tạo ra nhiễu chéo trong một dấu vết bị ảnh hưởng được hiển thị dưới đây, được tính toán bằng công cụ Tính toán Tín hiệu trong Altium Designer (nay là một phần của Altium Develop). Quy trình để hội tụ về một giá trị khoảng cách dấu vết lý tưởng sẽ được thảo luận trong các bài viết khác.

Nếu bạn không biết cách xác định sự nhiễu chéo giữa hai dấu vết hoặc bạn không có ứng dụng máy tính nào có thể thực hiện những tính toán này, bạn có thể thiết lập một yêu cầu khoảng cách 3W giữa các mạng tốc độ cao. Đây là một khoảng cách đủ lớn cho hầu hết các thiết kế, bao gồm cả đến các lớp mỏng rất mỏng trong PCB UHDI.

Đối với Đánh giá Cuối cùng, Mô phỏng Có Thể Giúp

Một đánh giá khả thi sản xuất và đánh giá BOM luôn là một ý tưởng tốt, ngay cả trong các thiết kế PCB tốc độ cao. Nhưng đối với các mối quan tâm về tính toán tín hiệu, những đánh giá khác không đủ để xác minh tính toán tín hiệu liên quan đến các khu vực trên. Thay vào đó, bạn sẽ cần một cách để nhanh chóng chuyển thiết kế của mình sang một ứng dụng mô phỏng để có thể xác minh các khu vực trên.

• Ansys CoDesigner cho mô phỏng thiết kế trong SIwave, HFSS, v.v.
• SI Analyzer của Keysight cho việc hiển thị thời gian và trở kháng
• Xuất ODB++ để sử dụng trong Simbeor để kiểm tra tuân thủ kênh

Cuối cùng, việc kiểm tra DRC đơn giản sẽ xác định các vấn đề về khả năng sản xuất tiêu chuẩn và vi phạm ràng buộc ảnh hưởng đến tất cả các loại thiết kế PCB, bao gồm cả bố trí PCB tốc độ cao. Nếu bạn đã thực hiện việc nắm bắt kỹ lưỡng về khả năng của nhà sản xuất và giới hạn của quá trình sản xuất, thì bạn có thể kết hợp những điều này vào trong quy tắc thiết kế PCB của mình và thực hiện các kiểm tra toàn diện khi bố trí PCB hoàn thành.

Dù bạn cần xây dựng điện tử công suất đáng tin cậy hay hệ thống số tiên tiến, Altium Develop kết hợp mọi lĩnh vực thành một lực lượng hợp tác. Không còn rào cản. Không giới hạn. Đây là nơi mà kỹ sư, nhà thiết kế, và nhà đổi mới làm việc cùng nhau để sáng tạo mà không gặp trở ngại. Trải nghiệm Altium Develop ngay hôm nay!