Ultra HDI - Các câu hỏi thường gặp thêm

Ultra-HDI là gì?

Có rất nhiều cuộc thảo luận về “Ultra-HDI”, đặc biệt là với tất cả công việc được kỳ vọng thực hiện như một phần của Đạo luật CHIPS.  Theo kinh nghiệm của tôi, Ultra-HDI có nghĩa là những điều khác nhau đối với những người khác nhau tùy thuộc vào khả năng và chuyên môn của họ.  IPC đã tạo ra một nhóm làm việc để giải quyết vấn đề ultra-HDI và quan điểm của họ là để được coi là ultra-HDI, một thiết kế cần phải bao gồm một hoặc nhiều các thông số sau:
Chiều rộng dây dưới 50 micron

• Khoảng cách dưới 50 micron
• Độ dày điện môi dưới 50 micron
• Đường kính micro via dưới 75 micron

Đó là một định nghĩa khá rộng rãi và hiện nay có một số nhà sản xuất chuyên biệt có thể sản xuất các bảng mạch in đáp ứng tiêu chí này bằng cách sử dụng quy trình khắc ăn mòn trừ truyền thống. Việc sử dụng khoảng cách dây và không gian 50 micron là một cải tiến so với mức tối thiểu 75 micron truyền thống mà chúng ta đã bị giới hạn trước đây, tôi nghĩ điều thú vị hơn là khi chúng ta đang thấy các nhà sản xuất có khả năng tạo ra các lớp với khoảng cách dây và không gian 15 micron. Một số nhà sản xuất hiện đang xây dựng với kỹ thuật sản xuất PCB bán cộng hưởng (SAP) bao gồm cả các nhà sản xuất chuyên về công việc có số lượng lớn nhưng đa dạng.  Chúng ta thường thấy quy trình SAP được thực hiện chủ yếu ở các cơ sở sản xuất số lượng lớn.

Dù chúng ta không đẩy giới hạn lên tới 15 micron, việc sử dụng khoảng cách dây và không gian 25 micron để thoát ra khỏi các khu vực BGA chật hẹp mang lại rất nhiều lợi ích:

• Giảm kích thước và trọng lượng đáng kể so với công nghệ tiên tiến hiện tại
• Khoảng cách chặt chẽ và kiểm soát trở kháng (< 5%) cho tất cả các bề rộng dây dẫn, từ 15 micromet trở lên
• Giảm số lượng lớp, vias nhỏ và chu kỳ ép nhiệt – để tăng độ tin cậy
• Tỷ lệ khía cạnh lớn hơn 1:1 cho các dấu vết kim loại – để cải thiện tính toàn vẹn tín hiệu
• Hiệu suất RF tốt hơn so với quy trình khắc trừ truyền thống
• Giảm chi phí - đặc biệt là cho các bảng mạch phức tạp, hiệu suất cao

Trong một bài đăng blog trước, chúng tôi đã thảo luận một số câu hỏi thường gặp khi các nhà thiết kế mạch in điều hướng qua quá trình học hỏi khi thực hiện các thiết kế đầu tiên của họ sử dụng những khả năng mới này. Có một liên kết bên dưới nếu bạn muốn kiểm tra.

Trong blog này, chúng tôi sẽ tiếp tục với một số câu hỏi thường gặp khác với trọng tâm là thiết kế cho khả năng sản xuất.  Trong cuộc thảo luận này, hãy xem xét các ứng dụng nơi mà các nhà thiết kế bảng mạch in đang sử dụng một phương pháp kết hợp trong thiết kế của họ.  Một số lớp được định tuyến với khoảng cách và đường dẫn 25 micron để giảm số lượng lớp cần thiết để định tuyến ra khỏi các khu vực BGA chật hẹp và các lớp nguồn và mát có các đặc điểm lớn hơn nhiều.  Những lớp nguồn và mát này thường được sản xuất bằng quy trình khắc trừ.  Khi sử dụng phương pháp này, một câu hỏi thường gặp là:

Có thể thiết kế công nghệ Via-In-Pad-Plated-Over (VIPPO) với những đường dẫn và khoảng cách siêu mịn này không?

Câu trả lời ngắn gọn là có, với các hướng dẫn sau:  Cấu trúc via trong pad/ mạ trên nên được thực hiện trên các lớp không phải siêu cao độ dày.  Nếu cần, cấu trúc này nên được sử dụng trong một cấu trúc nguồn/mát bên ngoài với độ rộng đường dẫn là 75 micron (3 mils) và khoảng cách là 125 micron (5 mils).  Điều này là do nhiều quy trình mạ cần thiết để sản xuất công nghệ VIPPO.  

Nếu việc sử dụng via-trong-pad là cần thiết cùng với các đường mạch siêu mảnh bên ngoài, thì nên sử dụng via micro được lấp đầy bằng đồng để kết nối tới lớp tiếp theo phía dưới.  Đường kính của via này nên là 3 đến 4 mils và khoảng cách điện môi không nên lớn hơn đường kính của via, ưu tiên nhỏ hơn.

Một cấu trúc chôn giấu có thể được sử dụng nếu các lớp trên cùng và dưới cùng của bộ phận phụ không sử dụng công nghệ chiều rộng dây mạch siêu mảnh.  Via này có thể được lấp đầy và mạ phủ.

Khoảng cách tối thiểu từ đường dẫn đến pad là bao nhiêu?

Trong khi khoảng cách từ đồng đến đồng có thể làm tăng chi phí trong quá trình khắc bằng phương pháp trừ, trong môi trường bổ sung bán phần thì điều này không phải là vấn đề.  

Với các lớp bên trong, khoảng cách có thể là 25 microns hoặc thấp hơn tùy thuộc vào công nghệ được sử dụng bởi nhà sản xuất PCB.

Với các lớp bên ngoài, phải có đủ không gian để cho phép lớp mặt nạ hàn phủ kín đường dẫn và không lộ đồng.  Các pad được định nghĩa bởi mặt nạ được khuyến nghị hơn là các pad được định nghĩa bởi kim loại.  Điều này sẽ ngăn chặn vấn đề đăng ký mặt nạ hàn làm lộ kim loại liền kề khi khoảng cách bên ngoài nhỏ hơn 75 microns giữa pad và kim loại liền kề.  

Những kỹ thuật chế tạo mới này đang thay đổi cách các nhà thiết kế PCB nhìn nhận việc giải quyết các vấn đề thiết kế phức tạp.  Nếu bạn quan tâm đến việc tìm hiểu thêm về quy trình SAP, vui lòng tham khảo một số bài blog trước đây của chúng tôi. Chúng tôi đã đi qua các kiến thức cơ bản về quy trình SAP, gần đây đã xem xét một số câu hỏi hàng đầu liên quan đến việc xếp chồng bảng mạch in, và khám phá không gian thiết kế xung quanh khả năng sử dụng các bề rộng mạch in mật độ cực cao trong các khu vực thoát BGA và các bề rộng mạch rộng hơn trong lĩnh vực định tuyến.  Lợi ích là giảm bớt số lớp mạch và mối quan tâm là duy trì trở kháng 50-ohm.  Eric Bogatin gần đây đã đăng một bài báo trắng phân tích chính lợi ích và mối quan tâm này.

Vui lòng liên hệ với chúng tôi với các câu hỏi về công nghệ Ultra-HDI của bạn!