Mạ đồng UHDI: Những điều nhà thiết kế cần hiểu về quy trình này

Quy trình mạ đồng để tạo via là một quy trình mà các nhà chế tạo đã hiểu rất rõ, và quy trình ăn mòn trừ truyền thống cho công nghệ tiêu chuẩn cũng như High Density Interconnect (HDI) đã có hàng chục năm kinh nghiệm làm nền tảng cho các quy tắc thiết kế về tỷ lệ khía cạnh và các thực hành thiết kế tốt nhất; những quy tắc đó cũng đã được cộng đồng thiết kế PCB nắm rõ.

Nhìn bề ngoài, quy trình mạ đồng cho công nghệ Ultra HDI có vẻ không nên quá phức tạp, đúng không? Nhưng công nghệ Ultra HDI không có hàng chục năm kinh nghiệm tích lũy đằng sau quy trình này, và biên độ cùng dung sai mang một ý nghĩa hoàn toàn mới khi kích thước đặc trưng giảm xuống dưới 75 micron, đặc biệt là khi tiến gần mốc 25 micron.

Mạ đồng trong UHDI không phải là một công đoạn hậu trường mà nhà chế tạo có thể tự động xử lý. Đó là một tập hợp các biến số tương tác trực tiếp với các quyết định thiết kế, và khi những biến số đó không được tính đến đúng cách, cả nhà chế tạo lẫn nhà thiết kế PCB đều có thể gặp nhiều vấn đề cần giải quyết trong quá trình tạo mẫu và phát triển.

Những điểm chính cần nhớ

• Mạ trong UHDI là bài toán hình học, không chỉ đơn thuần là bài toán chế tạo. Khi đường kính via giảm xuống dưới 75 micron, sự phân bố dòng điện trở nên không đồng đều và độ biến thiên bề dày đồng tăng lên; hình học tạo ra rủi ro đó lại xuất phát từ chính thiết kế.
• Tỷ lệ khía cạnh là con số quan trọng nhất mà nhà thiết kế có thể kiểm soát. Đối với microvia khoan laser trong UHDI, giữ ở mức 1:1 hoặc thấp hơn (độ sâu so với đường kính) là một ràng buộc cứng của vật lý mạ, chứ không phải sở thích của nhà chế tạo. Không có dư địa để vượt quá giới hạn này.
• Microvia xếp chồng đòi hỏi phải được lấp đầy đồng hoàn toàn và phẳng trước khi có thể tạo lớp tiếp theo.Bất kỳ phần lồi, lõm hay phần lấp đầy lệch tâm nào cũng sẽ trở thành một điểm lỗi tiềm ẩn ngay bên trong via được xếp chồng lên trên nó.
• Chỉ kiểm tra điện thôi sẽ không phát hiện được rủi ro mạ trong UHDI.Một via có thể vượt qua kiểm tra thông mạch nhưng vẫn mang cấu hình mạ sẽ hỏng dưới tác động chu kỳ nhiệt ngoài hiện trường. Phân tích mặt cắt trên mẫu đầu tiên là cách duy nhất để biết chính xác điều gì đang diễn ra bên trong cấu trúc đó.

Vì sao mạ trở nên khó hơn khi kích thước đặc trưng nhỏ lại

Trong chế tạo PCB tiêu chuẩn, mạ là một quy trình đã rất trưởng thành. Dung sai đã được hiểu rõ, hóa chất đã được tinh chỉnh tối ưu, và các nhà chế tạo có nhiều năm dữ liệu để tham chiếu. Nhưng khi chuyển sang hình học UHDI, phần lớn sự “an tâm” đó biến mất.

Vấn đề cốt lõi là khả năng tiếp cận. Mạ đồng điện phân lắng đọng ion đồng lên các bề mặt dẫn điện dưới tác động của điện trường. Với hình học lớn hơn, dòng điện phân bố tương đối đồng đều. Khi đường kính via giảm xuống dưới 75 micron, sự phân bố đó trở nên khó kiểm soát hơn. Mật độ dòng điện tập trung ở các cạnh và góc. Điện trường bên trong một via nhỏ không giống điện trường trên bề mặt. Đồng hình thành nhanh hơn ở một số vùng so với các vùng khác, và độ biến thiên bề dày trở nên đáng kể ở các kích thước đặc trưng mà UHDI yêu cầu.

Đây không phải là vấn đề mà nhà chế tạo chỉ cần dùng hóa chất tốt hơn là tự giải quyết được. Đây là một bài toán hình học, và hình học đó đến từ thiết kế.

Tỷ lệ khía cạnh: Con số chi phối rủi ro mạ

Tỷ lệ khía cạnh (mối quan hệ giữa độ sâu của via và đường kính của nó) là một trong những con số quan trọng nhất trong mạ UHDI, và đó cũng là con số mà nhà thiết kế kiểm soát trực tiếp.

Phần lớn nhà chế tạo làm việc với giới hạn tối đa 1:1 cho microvia khoan laser trong kết cấu UHDI. Ví dụ, via 75 micron được khoan qua lớp điện môi dày không quá 75 micron, hoặc via 50 micron qua lớp điện môi 50 micron. Nếu vượt quá giới hạn đó, sự trao đổi dung dịch mạ bên trong via sẽ bị hạn chế. Hóa chất mới không thể đi vào. Sản phẩm phụ không thể thoát ra. Kết quả là mạ không hoàn chỉnh, đồng mỏng trong thành via hoặc xuất hiện lỗ rỗng.

Lỗ rỗng trong via xuyên lỗ tiêu chuẩn là một vấn đề về độ tin cậy. Nhưng trong microvia xếp chồng, đó là một vấn đề cấp bách hơn. Chu kỳ nhiệt trong quá trình hàn reflow sẽ tạo ứng suất lên các lỗ rỗng đó, và một lỗ rỗng bên trong microvia xếp chồng được lấp đồng sẽ tạo ra điểm lỗi có thể không lộ ra trong kiểm tra điện nhưng sẽ bộc lộ ngoài hiện trường.

Độ dày điện môi và đường kính via đều là các quyết định thiết kế. Giữ tỷ lệ khía cạnh ở mức 1:1 hoặc thấp hơn không phải là sở thích của nhà chế tạo. Đó là một ràng buộc của vật lý mạ mà thiết kế cần phải đáp ứng, và với UHDI thì không có biên độ để vượt quá các quy tắc thiết kế đó.  Và tôi biết rằng tất cả chúng ta đều đã quen với việc đẩy tỷ lệ khía cạnh lên cao trong HDI với quy trình ăn mòn trừ!

Microvia xếp chồng và yêu cầu lấp đầy bằng đồng

Hầu hết các thiết kế UHDI đều dựa vào microvia xếp chồng, dù microvia so le thường được khuyến nghị, để đạt được mật độ liên kết mà stack-up yêu cầu. Xếp chồng là cách tiết kiệm không gian nhiều nhất, nhưng cũng là nơi độ phức tạp của quá trình mạ tập trung nhiều nhất.

Một microvia xếp chồng cần phải được lấp đầy bằng đồng trước khi via tiếp theo có thể được khoan và mạ lên phía trên nó. Phần lấp đầy đó phải hoàn chỉnh, phẳng và ổn định về kích thước. Lần khoan laser tiếp theo sẽ nhắm vào tâm của via đã được lấp đầy đó; nếu phần lấp đầy bị lồi, lệch tâm hoặc không hoàn chỉnh, thì via phía trên đã bắt đầu với một vấn đề được “cài sẵn” bên trong.

Hóa chất dùng để lấp đầy đồng chậm hơn và được kiểm soát chặt hơn so với mạ điện phân tiêu chuẩn, đồng thời cũng nhạy với các biến số hình học tương tự. Các via sâu và hẹp lấp đầy kém tin cậy hơn so với các via nông và rộng hơn. Một vài yếu tố ảnh hưởng trực tiếp đến chất lượng lấp đầy gồm: đường kính via ở mức bằng hoặc lớn hơn mức tối thiểu mà nhà chế tạo khuyến nghị, độ dày điện môi đồng nhất trên toàn bộ panel, và không xếp chồng nhiều lớp hơn mức mà quy trình của nhà chế tạo đã được thẩm định. Hãy hỏi cụ thể về điểm cuối cùng này, vì đây không phải lúc nào cũng là một con số xuất hiện trong phản hồi DFM tiêu chuẩn.

Những gì xuất hiện trên mẫu đầu tiên

Các vấn đề mạ trong UHDI không phải lúc nào cũng bộc lộ qua kiểm tra điện. Một via có thể vượt qua kiểm tra thông mạch nhưng vẫn có cấu hình mạ tạo ra rủi ro về độ tin cậy. Phân tích mặt cắt là công cụ thực sự cho thấy điều gì đang diễn ra bên trong cấu trúc via. Hãy xem các mặt cắt của mẫu đầu tiên như một hoạt động thu thập dữ liệu thực sự, chứ không phải thủ tục hình thức, đặc biệt với các thiết kế Ultra HDI.

Hãy kiểm tra một số điểm: độ đồng đều của bề dày đồng trong thành via trên nhiều mẫu, chứ không chỉ tại một vị trí trên panel; dạng lấp đầy của các via xếp chồng, vì một bề mặt hơi lồi hoặc hơi lõm sẽ cho bạn biết điều gì đang xảy ra giữa hóa chất và hình học; và quan sát sự biến thiên bề dày đồng giữa các vùng đồng dày đặc và thưa trên panel.

Nếu bất kỳ điểm nào trong số đó cho thấy biến thiên khiến nhà chế tạo lo ngại, thì đó là cuộc trao đổi cần được thực hiện trong giai đoạn phát triển và từ rất lâu trước khi đưa vào sản xuất. Điều chỉnh ở giai đoạn mẫu đầu tiên thường khá đơn giản và là điều được mong đợi, nhưng để lọt lỗi độ tin cậy sau khi sản phẩm đã xuất xưởng thì không.

Trước khi phát hành thiết kế

Một vài điều cần cân nhắc:

• Bạn đã tính tỷ lệ khía cạnh cho mọi microvia và xác nhận rằng chúng nằm trong phạm vi đã được thẩm định của nhà chế tạo chưa?
• Độ dày điện môi ở mỗi lớp build-up có nhất quán với đường kính via được khoan xuyên qua nó không?
• Bạn đã trao đổi về yêu cầu lấp đầy đồng cho các via xếp chồng, bao gồm số lớp xếp chồng mà quy trình của nhà chế tạo đã được thẩm định chưa?
• Phân bố đồng trên panel đã được xử lý chưa, thông qua cân bằng đồng trong thiết kế hoặc thông qua trao đổi trực tiếp về những gì nhà chế tạo cần?
• Quy trình mạ vận hành dựa trên hình học mà thiết kế cung cấp, và việc đưa hình học đó về đúng chuẩn là một biến số có thể kiểm soát trước khi phát hành sang chế tạo.

Đối với các nhóm phối hợp thiết kế liên kết mật độ cao, phản hồi từ chế tạo và mức độ sẵn sàng phát hành, Altium Develop giúp kết nối công việc phát triển điện tử giữa các bên liên quan trong thiết kế và sản xuất. 

Bắt đầu với Altium Develop →

Câu hỏi thường gặp

Vì sao mạ đồng UHDI ảnh hưởng đến chi phí?

Mạ UHDI có thể làm tăng chi phí vì các đặc trưng nhỏ hơn thường đòi hỏi kiểm soát stack-up chặt chẽ hơn, giám sát quy trình nhiều hơn, thêm các mẫu mặt cắt và sự rà soát kỹ thuật sát sao hơn giữa nhóm thiết kế và nhà chế tạo PCB. Các microvia xếp chồng được lấp đầy bằng đồng cũng có thể làm tăng thời gian chế tạo vì mỗi mức lấp đầy phải hoàn tất trước khi hình thành mức tiếp theo.

Những phương pháp kiểm tra nào giúp phát hiện vấn đề mạ UHDI?

Phân tích mặt cắt là phương pháp kiểm tra chính để quan sát bề dày đồng, lỗ rỗng và hình dạng lấp đầy bên trong microvia. Tùy theo mức độ rủi ro của sản phẩm, các nhóm cũng có thể yêu cầu thử coupon, đánh giá ứng suất nhiệt hoặc lấy mẫu bổ sung ở các vị trí khác nhau trên panel để so sánh các vùng đồng dày đặc và thưa.

Nhà thiết kế nên chạy những kiểm tra DFM nào trước khi chế tạo?

Nhà thiết kế nên rà soát tỷ lệ khía cạnh của microvia, độ dày điện môi, số lượng via xếp chồng, phân bố đồng và kích thước đặc trưng tối thiểu đã được nhà chế tạo thẩm định. Thực hiện các kiểm tra này trước khi tạo dữ liệu đầu ra sẽ giúp tránh các lần tạm dừng DFM có thể phòng tránh được và giữ cho trao đổi về chế tạo tập trung vào năng lực quy trình thay vì phải sửa layout muộn.