8 häufige DFM-Probleme, die PCB-Designregeln vor der Fertigung erkennen

Ein wiederkehrendes Muster in PCB-Designteams ist, dass kritische Design-for-Manufacturing-(DFM-)Regeln und Fertigungsbeschränkungen erst dann eingehen und angewendet werden, wenn das PCB-Layout bereits weit fortgeschritten ist. Branchenumfragen von PCB West 2025, SMTA International und Embedded World North America bestätigen dieses Muster, das mitunter als „Shift-Right Failure“ bezeichnet wird. 

Werden Beschränkungen zu spät im Workflow eingeführt, werden Designs in teure Re-Layout-Zyklen gezwungen – und der Terminplan zahlt den Preis dafür. Jeder PCB-Designer kennt das Problem, wenn er in einem Fab-Review auf zu kleine Restringe, Sliver in der Nähe eines feinrasterigen Quad Flat No-Lead (QFN)-Gehäuses oder eine für den gewählten Pad-Typ falsch dimensionierte Maskenöffnung stößt.

Zur Lösung gehört, herstellerkonforme Designregeln bereits vor der Platzierung zu implementieren und sie während des gesamten Layouts aktiv zu halten. Damit Ihr Team erfolgreich arbeiten kann, sehen wir uns acht häufige DFM-Probleme an und wie sich Regeln erstellen lassen, die jedes davon erkennen. 

Wichtige Erkenntnisse

• Die meisten Probleme im Fab-Review entstehen durch Designregeln, die zu spät festgelegt wurden, nicht auf den gewählten Hersteller abgestimmt waren oder während des Layouts nicht konsequent eingehalten wurden. 
• Überführen Sie die veröffentlichten Fertigungsfähigkeiten des Herstellers schon vor der Platzierung in Ihre Abstands-, Restring-, Masken- und Bohrungsregeln und prüfen Sie diese erneut, wenn sich Hersteller oder Lagenaufbau ändern. 
• Lassen Sie den Online-DRC während des gesamten Layouts aktiv und führen Sie an jedem Routing-Meilenstein einen Batch-DRC aus, um DFM-Probleme zu erkennen, bevor die Gerber-Daten den Arbeitsplatz verlassen. 

Acht häufige DFM-Probleme und die Regeln, die sie erkennen

Behandeln Sie diese Punkte, bevor Sie mit dem Routing beginnen, wie eine Preflight-Checkliste. Jeder der folgenden Punkte koppelt einen häufigen Fehler im Fab-Review mit der Regel, die ihn verhindert, sodass Sie die Beschränkung einmal festlegen und deren Durchsetzung dem DRC überlassen können. 

Kupfergeometrie

1. Restringausbruch, insbesondere auf Innenlagen

Der Restring ist das Kupfer, das nach dem Bohren eine metallisierte Bohrung umgibt. Bohrerwanderung, Registriertoleranzen und Schwankungen bei der Metallisierung zehren daran; zu kleine Restringe brechen aus – am häufigsten auf Innenlagen, wo der Fehler bis zu einem elektrischen Test unsichtbar bleibt. Die einzustellende Regel ist Minimum Annular Ring, auf Außen- und Innenlagen abgestimmt, wie es die Herstellertoleranzen erfordern. 

2. Größen von Kupferstrukturen

Kupferstrukturen und Abstände müssen eine Mindestgröße haben, um fertigungsgerecht zu sein. Die Regel Routing -> Width (mit einem für alle Netze festgelegten Minimum) und die Clearance-Werte geben Kontrolle über zulässige Größen und Abstände von Kupferstrukturen.

3. Säurefallen

Kupferstrukturen mit spitzen Winkeln können beim Fertigungsprozess Ätzmittel einschließen und so das umgebende Kupfer überätzen. Dünnflüssige Ätzmittel haben dieses Problem weitgehend entschärft, aber die Regel Acute Angle sollte dennoch nicht ausgelassen werden. Sie führt Leiterbahnen mit 45° oder 90° in Pads, sodass Übergänge unter 90° im Kupfer selbst vermieden werden.

4. Abstand zwischen Bohrung und Kupfer

Eine gebohrte Bohrung, die zu nahe an Kupfer auf einer benachbarten Lage liegt, kann nach dem Metallisieren beide kurzschließen. Das Risiko ist bei Multilayer-Platinen am größten, da das Kupfer auf Innenlagen bei der Layoutprüfung unsichtbar ist. Konfigurieren Sie die Regel Clearance so, dass die Zeile Hole der Minimum Clearance Matrix verwendet wird, um das Problem zu blockieren, bevor es die Fertigung erreicht.

Maske und Paste

5. Probleme mit Lötstoppmasken-Slivern und Öffnungen bei Fine-Pitch-Bauteilen

Feinrasterige Bauteile benötigen Lötstoppmaskenstege zwischen den Anschlüssen. Sind diese Stege zu dünn, können sie sich beim Handling oder bei der Bestückung als Sliver ablösen. Fehlen sie oder sind sie zu klein, fließt das Lot frei zwischen benachbarten Anschlüssen und bildet beim Reflow Brücken. Legen Sie Minimum Solder Mask Sliver und Solder Mask Expansion so fest, dass beide Fehlermodi abgedeckt sind.

Pad, Via und Footprint

6. Ungleichmäßige SMD-Pad-Anbindungen (Tombstoning-Risiko)

Kleine passive Zweipol-Bauteile können sich beim Reflow von einem Pad abheben, wenn sich die Pads unterschiedlich schnell erwärmen – insbesondere dann, wenn ein Pad direkt mit einer Kupferfläche verbunden ist und das andere über eine schmale Leiterbahn angeschlossen wird. Setzen Sie Polygon Connect Style bei kleinen SMDs auf Thermal Relief (nicht auf Direct Connect), unterstützt durch Padsymmetrie auf Footprint-Ebene.

7. Via-in-Pad ohne Füllung oder Verschluss

Ein Through-Hole-Via innerhalb eines SMD-Pads kann dazu führen, dass Lot beim Reflow in die Bohrung abfließt und eine ausgehungerte Lötstelle hinterlässt. Via-in-Pad hat legitime Anwendungsfälle, etwa beim Escape-Routing feinrasteriger BGAs, aber das Design muss Filled-and-Capped explizit vorgeben. Wenden Sie die Regel Vias Under SMD zusammen mit Via-zu-Pad-Abstandseinstellungen in der Regel Clearance an und ergänzen Sie Fertigungshinweise, die die Filled-and-Capped-Anforderung festlegen.

Platzierung und Silkscreen

8. Verstöße bei Bauteilabständen und Silkscreen-auf-Pad

Zu dicht platzierte Bauteile kollidieren mit Bestückungsanlagen oder verhindern den Zugang für Nacharbeit. Silkscreen, der Pads oder freiliegendes Kupfer überlappt, kann die Benetzung mit Lot beeinträchtigen und die Inspektion erschweren. Component Clearance und Silk To Solder Mask Clearance erkennen beides vor der Ausgabe. 

Acht DFM-Probleme und die Regeln, die sie erkennen

Wann die Regeln festgelegt und wann sie geprüft werden sollten

DFM-Regelsätze helfen nur dann, wenn sie vor der Platzierung eingerichtet und während des gesamten Layouts aktiv gehalten werden, denn Rule Drift ist es, was aus kleinen Verstößen Nacharbeit in späten Phasen macht. Regeln und ihre Durchsetzung erstrecken sich über drei Phasen des Layout-Workflows.

Vor der Platzierung

Definieren Sie Regelsätze in Zusammenarbeit mit dem Hersteller, der die Platine tatsächlich fertigen wird. Ermitteln Sie dessen aktuelle Fertigungsmöglichkeiten (die meisten Fertiger veröffentlichen sie auf ihrer Website, andere senden auf Anfrage PDFs) und nutzen Sie diese, um Ihre Abstands-, Restring-, Bohrungs- und Maskenregeln zu erstellen. Nicht übereinstimmende Regeln zwischen dem Layout-Tool und den tatsächlichen Fähigkeiten des Fertigers gehören zu den häufigsten Ursachen für DFM-Nacharbeit.

Während des Routings

Der Online-DRC bleibt während des gesamten Routings aktiv. Abgedeckte Verstöße werden in dem Moment markiert, in dem sie entstehen, sodass Korrekturen klein bleiben und größere Nacharbeit vermieden wird. 

An Meilensteinen und vor der Ausgabe

Führen Sie nach jedem größeren Routing-Meilenstein einen Batch-DRC aus, einschließlich nach dem Abschluss eines Schaltungsteils, dem Fertigstellen einer Lage oder dem Festschreiben eines Bereichs. Beseitigen Sie Verstöße, bevor Sie weitermachen, und verschieben Sie sie nicht ans Ende. Das Prüfen freigegebener Verstöße bei jedem Lauf verhindert, dass die Ausnahmeliste unbemerkt zu einem eigenen Regelsatz wird.

Rule Drift ist der Grund, warum späte DFM-Probleme wieder einschleichen können. Fertigungsmöglichkeiten ändern sich, und aus älteren Projekten importierte Regelsätze können im Hinblick auf die Toleranzen des aktuellen Fertigungspartners veraltet sein. Das Überprüfen der Regelparameter bei jedem Batch-DRC verhindert, dass Shift-Right Failure unbemerkt zurückkehrt. Einige Profi-Tipps und eine Checkliste finden Sie unter 7 Ways to Catch Rules & Constraints Early.

Wie Altium Develop die Durchsetzung von DFM unterstützt

Altium Develop bringt Designfähigkeiten auf Altium-Niveau in einen Workflow, der darauf abgestimmt ist, wie kleine Teams arbeiten. Regelsätze, der aktuelle Designstatus und DRC-Ergebnisse bleiben während des gesamten Layouts miteinander verknüpft; Einschränkungen sind zentral im Constraint Manager organisiert, statt über Tabellen verstreut zu sein, die mit der Zeit auseinanderlaufen. Online-DRC kennzeichnet Verstöße gegen aktive Regeln während des Layouts, während Batch-DRC das Design an Meilensteinen verifiziert. Review-Feedback bleibt mit dem aktuellen Designstatus verknüpft, sodass Fertigungsingenieure und Fertigungspartner es sehen und kommentieren können, bevor Probleme teuer werden. 

Vom Regelsatz zum Build im ersten Durchlauf

DFM-Probleme, die während des Layouts erkannt werden, sind in der Regel schnelle, lokale Korrekturen. Dieselben Probleme, wenn sie erst beim Fab-Review oder in der Bestückung entdeckt werden, können zu Terminplan-Resets führen. Sind auf den Fertiger abgestimmte Regeln während des gesamten Layouts aktiv, wird das Review zur Bestätigung statt zur Korrektur. Das ist der von Altium propagierte Shift-Left-Ansatz für DFM: Beschränkungen früher im Workflow durchsetzen, solange das Design noch flexibel ist.

Jetzt mit Altium Develop starten →

Häufig gestellte Fragen zu häufigen DFM-Problemen

Welche konkreten Tools werden für DFM-Prüfungen im PCB-Design verwendet?

Tools wie Altium Designer, Cadence Allegro und Mentor Graphics Xpedition sind beliebte Optionen für DFM-Prüfungen und bieten leistungsstarke Funktionen zur Durchsetzung von Designregeln und Beschränkungen.

Warum ist es wichtig, DFM-Regeln vor dem PCB-Layout anzuwenden?

Das Anwenden von DFM-Regeln vor dem PCB-Layout hilft, kostspielige Fehler und Nacharbeit zu vermeiden, indem sichergestellt wird, dass das Design von Anfang an mit den Fertigungsmöglichkeiten übereinstimmt.

Wie kann ich meine Designregeln an die Fähigkeiten eines Fertigers anpassen?

Arbeiten Sie mit Ihrem Fertiger zusammen, um dessen veröffentlichte Fertigungsmöglichkeiten zu verstehen, und passen Sie Ihre Designregeln entsprechend an, wobei Sie Tools wie den Constraint Manager von Altium nutzen können, um während des gesamten Designprozesses Konsistenz sicherzustellen.

Weiterführende Lektüre

• PCB-First-Pass-Yield: Kleine Entscheidungen mit großer Wirkung 
• Von Nacharbeit zu Umsatz: Digitale PCB-DFMA 
• Die besten Tools für PCB-DFM-Prüfungen 
• 6 Bereiche, auf die sich Ihre PCB-Design-Reviews konzentrieren sollten 
• DFM/DFA-Anforderungen im Systems Engineering