Wie man Platinen entwirft, die mit dem Prozess arbeiten und nicht gegen ihn

Die meisten Verzögerungen bei der PCB-Fertigung werden nicht durch Fertigungsfehler verursacht. Sie entstehen durch unvollständige Dokumentation, mehrdeutige Toleranzangaben und Materialspezifikationen, die nicht mit den Standardprozessfähigkeiten des Fertigers übereinstimmen. DFM als bloßes Häkchen am Ende des Designzyklus zu behandeln, statt als integrierte Designaktivität, ist die Hauptursache für die meisten Terminverzögerungen beim ersten Build.

Das eigentliche technische Problem ist, dass Designer häufig Datenpakete freigeben, die auf elektrische Leistung optimiert sind, ohne die Prozessgrenzen des Fertigers zu berücksichtigen. Ein Design, das alle EDA-Regelprüfungen besteht, kann dennoch nicht fertigbar sein oder nur mit kostspieligen Prozessausnahmen gefertigt werden, wenn die Dokumentation die Designabsicht nicht klar genug vermittelt, damit der Fertiger die richtigen Prozessentscheidungen treffen kann.

Wichtigste Erkenntnisse

• Die meisten Verzögerungen bei der PCB-Fertigung sind auf Dokumentationsfehler zurückzuführen, nicht auf Fertigungsdefekte. Unvollständige Fertigungshinweise, mehrdeutige Toleranzangaben und Materialspezifikationen, die nicht zu den Standardprozessfähigkeiten des Fertigers passen, verursachen mehr Terminverzögerungen beim ersten Build als alles, was auf dem Shopfloor passiert.
• Geben Sie nur funktional bedingte Toleranzen ausdrücklich an. Enge Toleranzen für jedes einzelne Merkmal treiben die Kosten in die Höhe, ohne das Produkt zu verbessern. Impedanzkontrolle, Flex-Rigid-Übergänge, Anforderungen an den Restring bei Microvias und Positionstoleranzen für Bohrungen verdienen ausdrückliche Angaben; alles andere sollte auf die Standardprozessfähigkeit zurückfallen.
• Gerber-Dateien allein vermitteln keine Designabsicht. Ein vollständiges Fertigungsdokumentationspaket, das kontrollierte Impedanzziele, Materialanforderungen, Stackup-Absicht und regionsspezifische Verarbeitungsanforderungen abdeckt, erspart Tage an Rückfragen, die den Build sonst verzögern würden.
• Die DFM-Prüfung gehört in den Workflow, nicht an dessen Ende. Jede Änderung, die sich auf Kupfergeometrie, den Stackup oder Schablonenöffnungen auswirkt, erfordert vor der Freigabe eine erneute DFM-Prüfung. Wenn die DFM-Prüfung des Fertigers frühzeitig einbezogen wird, lassen sich prozessspezifische Probleme erkennen, die EDA-Regelprüfungen nicht kennzeichnen können.

Materialauswahl und Beschaffungsrisiko

Die Spezifikation eines einzelnen Laminatmaterials nach Hersteller und Teilenummer schafft eine Beschaffungsabhängigkeit. Wenn Ihr Fertiger dieses spezifische Material nicht auf Lager hat oder nicht regelmäßig verarbeitet, führen Sie gleichzeitig Beschaffungsverzögerungen und Prozessrisiken ein.

Der praktische Ansatz besteht darin, festzulegen, welche Materialeigenschaften für Ihr Design nicht verhandelbar sind (Verlustanforderungen bei Ihrer Betriebsfrequenz, Tg für Ihre thermische Umgebung, CTE-Abgleich für Zuverlässigkeit) und wo Sie flexibel sind. Ihrem Fertiger Spielraum bei der Materialauswahl zu geben, sofern die Leistungsanforderungen dies zulassen, führt oft zu besseren Preisen und kürzeren Lieferzeiten.

Stackup-Zeichnungen können spezifische Dicken und kommerzielle Materialmarken angeben, wie in diesem Bild aus Draftsman von Altium gezeigt.

Toleranzangaben, die Kosten treiben

Eine Fertigungszeichnung, die nur „Build to IPC-6012 Class 2, newest revision“ angibt, bietet lediglich grundlegende Orientierung. Umgekehrt treiben Zeichnungen, die für jedes Merkmal unnötig enge Toleranzen vorgeben, die Kosten in die Höhe, ohne das Produkt zu verbessern.

Die richtige Vorgehensweise besteht darin, zu identifizieren, welche Toleranzen funktional bedingt sind, und diese ausdrücklich anzugeben. Impedanzkontrolle auf bestimmten Lagen, Ausrichtung zwischen Flex- und Rigid-Übergängen, Anforderungen an den Restring bei Microvias: Diese verdienen ausdrückliche Toleranzangaben. Merkmale, die nicht leistungskritisch sind, sollten bei der Standardprozessfähigkeit belassen werden.

Fertigungsdokumentation und Designabsicht

Gerber-Dateien sind eine der Ausgaben, die Fertiger zur Herstellung unbestückter Leiterplatten verwenden können, aber sie sind nur eine Möglichkeit, die Dokumentation und Anforderungen bereitzustellen, die ein Leiterplattenfertiger benötigt. Ihr Fertiger war an Ihren Designentscheidungen nicht beteiligt und kann die Absicht nicht allein aus der Kupfergeometrie ableiten. Der Zweck der Fertigungsdokumentation besteht darin, die Designabsicht so klar zu kommunizieren, dass der Fertiger die richtigen Prozessentscheidungen treffen kann, ohne raten zu müssen.

Wirksame Fertigungshinweise sollten Folgendes angeben:

• Anforderungen an kontrollierte Impedanz mit Zielwerten, Toleranzen und Referenzlagen
• Materialanforderungen oder zulässige Substitutionen mit Leistungskriterien
• Stackup-Absicht einschließlich Dielektrikumsdicken und Kupfergewichten
• Regionsspezifische Anforderungen wie lokale Versteifungen, selektive Beschichtung oder die Platzierung von Impedanz-Coupons
• Merkmale, die beim Bohren, Laminieren oder Beschichten besondere Prozessaufmerksamkeit erfordern

Ein vollständiger Satz von Fertigungshinweisen erspart Tage an Rückfragen, die Ihren Build sonst verzögern würden.

Designänderungen in der späten Phase und Verifizierung

Designänderungen nach Abschluss des Routings können in dichten oder impedanzkontrollierten Bereichen DFM-Verstöße verursachen, selbst wenn die Änderungen gering erscheinen. Eine verschobene Leiterbahn kann Abstandsregeln in Bezug auf benachbarte Merkmale verletzen. Eine hinzugefügte Komponente kann eine Änderung der Schablone erfordern, die das Pastenvolumen auf benachbarten Pads beeinflusst.

Jede Änderung, die sich auf Kupfergeometrie, den Stackup oder das Design der Schablonenöffnungen auswirkt, erfordert vor der Freigabe eine erneute DFM-Prüfung. Das ist bei High-Density- oder High-Speed-Designs mit ohnehin geringen Margen nicht optional. Die Kosten für eine erneute Verifizierung sind im Vergleich zu den Kosten eines Fertigungsstopps oder eines Board-Respins vernachlässigbar.

DFM-Prüfung in den Designfreigabeprozess integrieren

Die DFM-Prüfung sollte nicht als finales Gate vor der Freigabe behandelt werden. Sie gehört als standardmäßiger Prozessschritt im Designprozess in Ihren Workflow – neben der elektrischen Verifizierung. Die meisten Fertiger führen DFM-Prüfungen ohne zusätzliche Kosten durch, insbesondere für Bestandskunden, und das Erkennen von Verstößen vor der Freigabe beseitigt die häufigste Ursache für Build-Verzögerungen.

Die DFM-Prüfung des Fertigers erkennt prozessspezifische Probleme, die die Design Rule Check-Prüfung Ihres EDA-Tools nicht kennzeichnen kann:

• Probleme bei der Panel-Ausnutzung, die sich auf Preis oder Liefertermin auswirken
• Grenzen des Bohrungs-Seitenverhältnisses für die jeweilige Ausrüstung
• Registrierungsbedenken im Zusammenhang mit dem Laminierungsprozess
• Materialspezifische Prozessgrenzen, die die Ausrichtung von Lage zu Lage beeinflussen
• Probleme mit der Kupferbalance, die beim Laminieren Verzug verursachen

Wenn Sie diese Prüfung frühzeitig einbeziehen und das Feedback als umsetzbaren Design-Input behandeln, reduzieren Sie die Zykluszeit und verbessern die First-Pass-Ausbeute.

Mit weniger Reibungsverlusten vom Design zur Freigabe

Eine korrekte Fertigungsdokumentation ist ein Teil eines zuverlässigen Freigabeprozesses. Der andere Teil ist ein Workflow, der Ihr Design, Ihre Prüfung und Ihre Ausgaben vom ersten Schaltplan bis zum finalen Datenpaket miteinander verbunden hält.

Altium Develop wurde für Hardware-Designer und kleine Teams entwickelt, die genau diese Klarheit ohne zusätzlichen Overhead möchten. Es bietet Ihnen PCB-Design-Funktionen in Altium-Qualität sowie einen klareren Weg vom aktiven Design über die Prüfung bis zur Freigabe. Keine erzwungene Prozessänderung. Keine Enterprise-Komplexität, um die Sie nicht gebeten haben.

Jetzt mit Altium Develop starten →

Häufig gestellte Fragen

Was ist der Unterschied zwischen DRC und DFM im PCB-Design?

Ein Design Rule Check (DRC) prüft, ob ein Layout die Regeln erfüllt, die Sie in Ihrem EDA-Tool definiert haben (Abstände, Leiterbahnbreiten, minimale Restringe). DFM geht weiter: Es prüft, ob das Design innerhalb der tatsächlichen Prozessfähigkeiten eines bestimmten Fertigers zuverlässig gefertigt werden kann, einschließlich Grenzen des Bohrungs-Seitenverhältnisses, Kupferbalance für die Laminierung, Panel-Ausnutzung und Registrierungstoleranzen. Eine Leiterplatte kann alle DRC-Prüfungen bestehen und dennoch zu einem Fertigungsstopp führen, wenn die Dokumentation nicht dazu passt, wie der Fertiger seinen Prozess tatsächlich ausführt.

Was sollten PCB-Fertigungshinweise enthalten?

Wirksame Fertigungshinweise sollten Folgendes abdecken:

• Anforderungen an kontrollierte Impedanz mit Zielwerten, Toleranzen und Referenzlagen
• Materialanforderungen oder zulässige Substitutionen mit den Leistungskriterien, die diese bestimmen
• Stackup-Absicht einschließlich Dielektrikumsdicken und Kupfergewichten
• Regionsspezifische Anforderungen wie selektive Beschichtung oder Platzierung von Versteifungen
• Alle Merkmale, die beim Bohren, Laminieren oder Beschichten besondere Aufmerksamkeit erfordern 

Gerber-Dateien vermitteln Kupfergeometrie, Fertigungshinweise vermitteln Designabsicht.

Wann sollten DFM-Prüfungen während des PCB-Designs durchgeführt werden?

DFM-Prüfungen sollten während des gesamten Designprozesses parallel zur elektrischen Verifizierung laufen, nicht erst vor der Freigabe. Späte Prüfungen können zu internen Engineering Change Orders, Board-Respins, Verzögerungen und zusätzlichen Kosten führen. Jede Änderung, die sich auf Kupfergeometrie, den Stackup oder Schablonenöffnungen auswirkt, erfordert vor der Freigabe des Datenpakets eine erneute Prüfung, selbst wenn die Änderung gering erscheint.

Verbessert die Angabe enger Toleranzen für jedes Merkmal die PCB-Qualität?

Nein. Unnötig enge Toleranzangaben für Merkmale, die nicht leistungskritisch sind, treiben die Fertigungskosten in die Höhe, ohne das Produkt zu verbessern. Enge Toleranzen erfordern Prozessausnahmen, zusätzliche Rüstvorgänge oder manuelle Schritte, die Kosten verursachen und die Lieferzeit verlängern. Die richtige Vorgehensweise besteht darin, zu identifizieren, welche Toleranzen funktional bedingt sind, und diese ausdrücklich anzugeben, während alles andere bei der Standardprozessfähigkeit des Fertigers belassen wird.