Der Zusammenhang von EMV und DRC in Altium

Die Prüfung von Designregeln für PCB-Layouts beschränken sich nicht nur auf Spacing-Rules oder beispielsweise den ERC (Electrical Rules Check). Es gibt es weitere Regeln, die es einzuhalten gilt um das bestmögliche Leiterplattendesign in Punkto Effektivität und Leistungsfähigkeit zu erreichen. Die strikte Einhaltung der grundlegenden PCB-DRC in Altium (Design Rules Check), wie z.B. Trace-to-Trace, Trace-to-Via, Via-to-Via, Pad-to-Trace und so weiter - sind notwendig, um zum Beispiel Kurzschlüsse zu vermeiden. Doch sie kratzen nur an der Oberfläche, wenn es darum geht, potentielle Designfehler zu erkennen. Viele Leiterplatten Designs beschränken sich allerdings in ihrer Entstehung nur auf die Einhaltung dieser grundlegenden Regeln. Ein paar Hinweise und Ideen sollen in diesem Eintrag in den helfen, mit Fokus auf EMV, mehr aus dem eigenen PCB-Design heraus zu holen.

Grundlegendes

Die Regeln für Altium-DRC, die die Verifizierung der minimalen und maximalen Länge von gerouteten kritischen Signalen und/oder Laufzeitunterschieden bei Multibit-Bussen abdecken, sind ebenso wichtig wie zum Beispiel Abstandsregeln zu Metallisierungen. Wenn man nicht die minimale Verzerrung erreicht, wird das PCB-Design genauso einfach verschrottet, als ob Kurzschlüsse beim Einschalten Verbrennungen auf der Leiterplatte geführt hätten. Entsprechend sollte es für Designer nicht genug sein, nur der Anforderung einer 100% fehlerfreien Designregelprüfung gerecht zu werden oder darauf zu achten, dass die Traces für Hochgeschwindigkeits-Signale auf die richtige maximale Länge geroutet werden.

Sicherlich ist das für viele Anwendungen ausreichend, vor allem im Hobbybereich. Aber es gibt nicht wenige Anwendungen, bei denen spezielle auf EMV-Anomalien geachtet werden muss. Aber welche DRC-Regeln stehen dafür zur Verfügung?

Je nach PCB-Design kann es ausreichend sein. Aber welche anderen Regeln für DRC in Altium stehen Ihnen zur Verfügung, um grundlegende EMV-Anomalien auf der Leiterplattenebene zu vermeiden? Schließlich hat die bestückte und lauffähige Leiterplatte sobald sie mit Strom versorgt ist, ein Date mit der Absorberkammer, in der die Elektromagnetische Verträglichkeit geprüft wird. Und wenn die Ergebnisse unzureichend und damit unbefriedigend sind, ist der Ingenieur dafür verantwortlich, die Ursache der Probleme zu finden und sie zu beheben.

Hinweise zur individuellen Erweiterung der Design Rules

Nachfolgend einige Tipps zur Beseitigung von Problemen, die ihren Ursprung im Leiterplattendesign selbst haben können:

- Prüfen Sie grundlegende Dinge, wie z.B. die Überschneidungen zwischen Lagen, bei dem Leiterbahnen in derselben Richtung auf benachbarten Lagen betrieben werden

- Untersuchen Sie jedes Netz visuell, während sich das gesamte PCB-Design im low-light-modus befindet. Die Suche nach offenen und geschlossenen Schleifen in Routing-Mustern (wieder eine weitere Zwischenlagen-Anomalie, die zu Abstrahlung führt) klingt ein wenig verrückt, ist aber während der Layout-Phase notwendig und in diesem Stadium hilfreich

- Die korrekte Platzierung von Bypass-Kondensatoren in strikter Übereinstimmung mit dem technischen Know-how und den Richtlinien des Herstellers ist von entscheidender Bedeutung. Bei einigen kundenspezifischen ASICs oder FPGAs kann es zu einem Ground-Bounce kommen, wenn die Anforderungen an den Kondensator und seine Platzierung nicht erfüllt werden.

Die nächsten Instanzen belaufen sich dann auf Komponentenauswahl/-platzierung, sowie eine durchdachtes Erdungs- bzw. Stromversorgungs- sowie Entkopplungskonzept.

Vor der Platzierung müssen die kritischen Pfade und Schaltkreise identifiziert werden, damit eine funktionelle Gruppierung vorgenommen werden kann. Die analogen Schaltungen sollten von der Quelle der verrauschten Signale isoliert werden. Hochgeschwindigkeitsmasse und Analogmasse müssen voneinander getrennt werden. Die Massebereiche der verschiedenen Schaltungen sollten sich nicht überlappen. Wenn eine höhere Versorgungsspannung verwendet wird, befindet sich mehr Leistung innerhalb des elektrischen Systems. Dies bedeutet, dass eine höhere Spannungsschwankung auftritt und dadurch höhere Emissionen entstehen. Um die elektromagnetische Emission zu minimieren, verwenden Sie daher eine möglichst niedrige Versorgungsspannung. 

Kabel am PCB

Gruppieren Sie Verbinder nach Funktion. Trennen Sie zum Beispiel Analogsignale von Hochgeschwindigkeitssignalen. Hier sollten Entkopplungsmaßnahmen vorgesehen werden. (z.B. Kondensatoren, Ferrite, optische Systeme). Es sollte kein Rauschen von der Leiterplatte auf die Kabel gelangen, da dies die Emissionen dramatisch erhöht. Und umgedreht, lassen Sie kein Rauschen von den Kabeln auf die Leiterplatte gelangen, da dies zu Funktionsinstabilitäten führen kann. Sorgen Sie für genügend GND-Pins für ein Kabel, das kritische Signale überträgt. Generell gilt: Kabel sind wenn möglich zu vermeiden! Wenn sie notwendig sind, machen Sie sie so kurz wie möglich. Fixieren Sie sie so, dass sie sich nicht bewegen können, da sonst ihr EMV-Verhalten unvorhersehbar ist. Verdrillen Sie Leistungs- oder Signalkabel mit dem entsprechenden GND-Kabel. Dies bedeutet, dass der Stromfluss und der Rückstrom dicht beieinanderliegen. Damit kompensieren sich beide elektromagnetischen Felder gegenseitig.

Keine Lösung, aber Schritt in Richtung Zeitersparnis

Die Liste potenzieller EMV-Probleme auf Leiterplattenebene kann endlos fortgesetzt werden. Tatsache ist, dass es immer noch viel Zeit und Ressourcen braucht, um ein schlecht designtes PCB zu debuggen. Dafür zusätzliche Zeit einzuplanen ist unabdingbar.

Die Lösung von EMV-Problemen innerhalb des Layouts ist ebenso wichtig wie die Durchführung von DRC-Abstandsprüfungen. Je mehr Regeln zur Verfügung stehen, um Fehler im PCB-Design von vornherein zu erkennen, desto besser sind Sie dran und reduzieren die Zeit der Problembehebung im Nachhinein. Wenn Sie mit einem Tool arbeiten, das die nächste Ebene von DRC-Regeln mit Schwerpunkt auf EMV-Problemen bereitstellt, können Sie schnell und einfach die Regeln identifizieren, die in früheren PCB-Designs Probleme markiert haben, und diese Regeln als Teil eines Standard-PCB-Design-Playbooks übernehmen. PCB-Designer sollten sich diese Art der Regelprüfung zu eigen machen, da sie die Wahrscheinlichkeit eines erfolgreichen Designs beim ersten Mal erhöht. Nach und nach wird die Zeit des nachträglichen Debug-Prozesses auf ein Minimum reduziert.

Der Altium Designer ist das perfekte Tool, um Ihre Design auf DRC in Altium zu prüfen. Und als weitere Vorteil können Sie mit der neuen Altium 365 Cloud-Plattform eine noch bessere Kommunikation innerhalb Ihres Teams sowie zu Lieferanten gewährleisten, und zwar von überall aus.

Haben Sie noch weitere Fragen? Kontaktieren Sie einen Experten von Altium.