Enrutamiento de señales de alta velocidad: las 10 restricciones importantes de diseño de PCB

Lo más probable es que su PCB digital moderna esté actuando como un sistema digital de alta velocidad, independientemente de si pretendía que este fuera el caso. Por supuesto, el impacto y el nivel de evaluación requerido dependen del tiempo de subida de sus señales, y esto a menudo limitará cómo y dónde enruta ciertas señales en la PCB. Estas restricciones pueden definirse como reglas de diseño de PCB en su proyecto de PCB, y este artículo repasará algunas de las restricciones comunes que se imponen en los diseños de alta velocidad para garantizar un enrutamiento exitoso.

10 restricciones importantes de enrutamiento de PCB de alta velocidad

Valores de ancho de pista por capa

Las interfaces estándar utilizadas para transferir datos digitales de alta velocidad son todas interfaces con impedancia controlada. El driver conectado a una pista espera que la pista tenga un valor de impedancia específico, y su software ECAD debe mantenerlo cuando comience el enrutamiento. Del mismo modo, los receptores están terminados con una impedancia de entrada específica o una capacitancia de carga específica y solo funcionan según lo especificado en función de la impedancia de la pista conectada.

Una vez que tenga un modelo de impedancia establecido para su diseño, debe establecerse la restricción de ancho de pista y las variaciones permitidas para cada capa de señal, y luego aplicarse a varias clases de redes. Esto requiere un cálculo de la impedancia de la pista en diferentes geometrías.

En Altium Designer, los cálculos de impedancia de línea de transmisión se realizan en la misma herramienta que se utiliza para definir el apilado de capas de la PCB.

1. Abra Design » Layer Stack Manager y configure el stackup, incluidos los espesores de cobre, los espesores dieléctricos y las propiedades del material dieléctrico.
2. Seleccione la pestaña Impedance y haga clic en Add Impedance Profile, o en el botón de agregar si ya existe un perfil.
3. En el panel Properties, seleccione el tipo de perfil e introduzca la Target Impedance y la Target Tolerance.
4. Habilite las capas de señal que utilizarán este perfil y, a continuación, asigne las capas de referencia en las columnas Top Ref y Bottom Ref.
5. Seleccione cada capa de señal habilitada y revise el ancho de pista calculado. Para un perfil diferencial, bloquee Width o Trace Gap para que el solver calcule el otro valor para la impedancia objetivo.
6. Guarde el stackup de capas. El perfil resultante puede seleccionarse después en la regla Width o Differential Pairs Routing correspondiente.

Clases de redes con impedancia controlada

Para garantizar que el enrutamiento mantenga la impedancia correcta en interfaces específicas, utilizamos un proceso sencillo de agrupar redes y crear reglas de diseño específicas de red para imponer el ancho de pista. Agrupar en clases de redes las redes con la misma impedancia es la forma más rápida de aplicar múltiples restricciones a grupos de redes, y esto incluye las principales restricciones de alta velocidad, como el ancho de pista y los retardos de propagación ajustados en buses paralelos y pares diferenciales.

1. En el esquemático, adjunte una directiva de Net Class a cada red que pertenezca al grupo e introduzca el mismo nombre de clase para cada directiva. Un blanket con un parameter set adjunto también puede agrupar múltiples redes.
2. Abra Project » Project Options » Class Generation y habilite la generación de clases de redes definidas por el usuario. Actualice la PCB y ejecute los cambios relacionados con clases en la Engineering Change Order.
3. Alternativamente, cree la clase directamente en el editor de PCB mediante Design » Classes. Agregue una nueva clase en Net Classes, asígnele un nombre y mueva las redes necesarias de Non-Members a Members.
4. Abra Design » Rules y cree la regla necesaria, como Routing » Width.
5. Establezca el alcance de la regla en InNetClass('ClassName'), sustituyendo ClassName por el nombre real de la clase.
6. Configure las restricciones. Para el enrutamiento con impedancia controlada, habilite Use Impedance Profile y seleccione el perfil creado en Layer Stack Manager.
7. Dé a la regla específica de la clase una prioridad más alta que las reglas más generales del mismo tipo y, a continuación, aplique los cambios.

¿Qué ocurre con la variación de impedancia? ¿Cómo debería tenerla en cuenta si planea cambiar el ancho de pista? Es posible hacerlo mediante neck-down, es decir, cambiando el ancho de la pista cuando la pista entra en una habitación, por ejemplo, en un footprint BGA. Si puede anticipar estas necesidades de enrutamiento, planifique contemplar el cambio de ancho de pista dentro de sus reglas de diseño de PCB.

Confinamiento de la trayectoria de retorno

Las comprobaciones de confinamiento de la trayectoria de retorno verifican que una pista no cruce el límite de un plano de referencia, como el espacio entre dos rieles en una capa de alimentación. Cruzar este espacio interrumpe la trayectoria de retorno cercana y obliga a la corriente de retorno a desviarse. En Altium Designer, una regla Return Path utiliza el perfil de impedancia asignado para identificar las capas de referencia y comprobar la continuidad del cobre debajo del enrutamiento.

Desajuste temporal

El skew entre señales en buses paralelos o dentro de un par diferencial debe minimizarse cuando los requisitos de ajuste de retardo son muy estrictos. Hay tres categorías de skew temporal que deben restringirse en un diseño de PCB:

• Ajuste del retardo de señal dentro de un par diferencial
• Ajuste del retardo entre múltiples pares diferenciales
• Ajuste de longitud en buses mixtos (single-ended y pares diferenciales)

Por eso nos gusta definir clases de redes; hace que las restricciones de temporización sean mucho más sencillas, ya que pueden implementarse para todas las redes de esa clase de red.

Para interfaces como PCIe y DDR, las restricciones de temporización son tan estrictas que se necesita el retardo de propagación pin-package para garantizar con precisión que las señales lleguen a su destino dentro de la ventana temporal requerida. El proveedor del componente puede suministrar información para modelar la interfaz de alta velocidad en cuestión. Cuando crea un símbolo esquemático para el componente de biblioteca, la información de retardo de pin puede incorporarse a las definiciones de pines en cada extremo del enlace, y estos valores de retardo se incorporarán a la herramienta de ajuste de retardo durante el enrutamiento.

Para incluir los retardos pin-package en el cálculo de ajuste de retardo durante el enrutamiento en Altium Designer, las redes de la interfaz en cuestión deben incluirse en xSignals. Esta herramienta tiene en cuenta todos los retardos punto a punto entre dos circuitos integrados, y estos se utilizan dentro del cálculo de ajuste de retardo.

• Obtenga más información sobre xSignals en Altium Designer

Restricciones de capas de enrutamiento

En placas con un gran número de capas, a menudo ocurre que ciertas clases de redes o clases de pares diferenciales se asignan únicamente a capas específicas. Hay dos razones principales para hacerlo:

• Las diferentes capas se separan en función de la impedancia, lo que ayuda en las pruebas de impedancia controlada
• Algunas rutas requieren mayor espaciamiento para garantizar una baja diafonía, lo que deja poco espacio para otras rutas de señal

Por ejemplo, es común separar distintas interfaces, como DDR, pares diferenciales de 90 ohmios (p. ej., USB), pares diferenciales de 100 ohmios y otros buses con impedancia controlada, en sus propias capas con un diseño de pares común. Esta separación también puede hacerse por valor de ancho/espaciado de pista, ya que ayuda a los fabricantes a sustituir más fácilmente materiales equivalentes cuando sea necesario.

Una regla Routing Layers especifica qué capas de señal pueden ser utilizadas por la clase de red o la clase de par diferencial objetivo. Las reglas específicas de clase permiten que cada interfaz utilice sus capas asignadas mientras se conserva una regla más general para el resto del enrutamiento.

1. Abra Design » Rules y cree una nueva regla en Routing » Routing Layers.
2. Establezca el alcance personalizado en InNetClass('ClassName') para una clase de red o InDifferentialPairClass('PairClass') para una clase de par diferencial.
3. En la lista de capas, habilite Allow Routing para las capas permitidas y desactívelo para las capas restantes.
4. Dé a esta regla una prioridad más alta que cualquier regla Routing Layers más general que se aplique a las mismas redes.
5. Aplique la regla y ejecute una comprobación de reglas de diseño para identificar enrutamientos existentes en capas prohibidas.

Separaciones con respecto a todos los demás objetos por capa

Los valores de separación normalmente son diferentes para capas internas frente a externas debido al proceso de chapado de las capas externas. Sin embargo, como muchos diseños de alta velocidad también tienden a ser diseños de alta densidad, es habitual que distintas capas internas requieran diferentes valores de separación. Esto surge debido al uso de sublaminaciones, que requieren un proceso de chapado adicional y generan un espesor de cobre chapado mayor que el peso base de la lámina.

En Altium Designer, las separaciones por capa pueden definirse mediante el sistema de consultas:

1. Abra Design » Classes en el editor de PCB y cree una nueva clase de capa en Layer Classes.
2. Asigne un nombre a la clase y agregue las capas que compartan los mismos requisitos de separación. Repita esto para cada grupo que requiera una separación diferente.
3. Abra Design » Rules y cree una nueva regla en Electrical » Clearance para cada capa o clase de capa.
4. Seleccione una consulta personalizada para el alcance del primer objeto. Use OnLayer('Top Layer') para una capa individual o InLayerClass('LayerClass') para una clase de capa, sustituyendo el nombre real de la capa o de la clase.
5. Establezca el alcance del segundo objeto en All para que la regla compruebe la separación con otros objetos de cobre en la capa correspondiente.
6. Seleccione Different Nets Only e introduzca la separación mínima requerida. Utilice la matriz de separación si distintas combinaciones de objetos requieren valores diferentes.
7. Dé a las reglas específicas por capa una prioridad más alta que la regla general de separación, aplique los cambios y ejecute una comprobación de reglas de diseño.

Asegúrese de obtener los requisitos de separación por peso de cobre (interno y externo) de su proveedor de servicios de fabricación de PCB.

También es posible definir separaciones por capa utilizando el nuevo Constraint Manager. Esto ofrece un enfoque basado en matrices para las definiciones de separación, que resultará mucho más familiar para los diseñadores de otros programas ECAD. Obtenga más información sobre Constraint Manager en el siguiente vídeo:

Tamaños o plantillas de vía específicos por red

He comentado en otra parte del blog de Altium cómo funciona la impedancia de las vías y a qué frecuencias las vías deben diseñarse con una impedancia de entrada específica. Estos tamaños de vía y tamaños de anti-pad serán específicos de la red para un stackup y un rango de capas determinados, y la restricción sobre el tamaño de vía/pad puede definirse mediante reglas de diseño de PCB.

Los tamaños de vía pueden restringirse de dos maneras:

• Definiendo los tamaños permitidos para redes/clases de redes específicas
• Asignando una plantilla de vía a redes/clases de redes específicas

Determinar el tamaño correcto de la vía no es tan simple como usar una calculadora en línea para determinar los tamaños de vía. Requiere una simulación de campo electromagnético 3D, o al menos un modelo empírico desarrollado a partir de datos de simulación. Una vez determinados los tamaños de las vías y de los anti-pads, aplique estas restricciones como reglas de diseño para garantizar que las redes importantes de alta velocidad queden limitadas a los tamaños de vía correctos.

Via Anti-Pad

El anti-pad de la vía es otra parte del diseño en función de la impedancia de la vía, ya que la separación respecto al plano ajusta la capacitancia a lo largo del barril de la vía. En todos los diseños, ya existirá un requisito mínimo de separación entre los pads de las vías y el cobre cercano en carriles de plano o carriles de alimentación grandes. El valor de separación entre vía y cobre puede ajustarse en redes específicas mediante una regla de diseño de PCB basada en una red o clase de red.

Para redes diferenciales, la forma del anti-pad puede ser oblonga o elíptica, en lugar de circular alrededor de las vías individuales. Este anti-pad compartido se define mejor dibujando su forma, ya sea como un recorte de plano o un recorte de polígono. A continuación se muestra un ejemplo.

Via-in-Pad Allowance

Una característica de las PCB modernas de alta velocidad es que también tienden a ser PCB de alta densidad. Esto se debe a que la mayoría de los procesadores ahora vienen encapsulados en paquetes BGA y, con un pitch bajo, esto requerirá via-in-pad para completar el enrutamiento de fanout. Incluso con paquetes BGA de pitch grueso que usan fanout tipo dog-bone, la ubicación óptima de los capacitores de desacoplo es en la cara posterior del BGA usando via-in-pad.

De forma predeterminada, el software ECAD comprueba la presencia de via-in-pad y lo marcará como una violación de DRC si está presente. Sin embargo, via-in-pad puede permitirse dentro de las reglas de diseño para admitir el enrutamiento de fanout de BGA.

Abra Design » Rules y cree una regla High Speed » Via Under SMD. Habilite Allow Vias under SMD Pads y aplique el alcance de la regla a los pads previstos, usando IsPad AND WithinRoom('BGA_Fanout') para una sala de fanout definida. Asígnele una prioridad mayor que la regla general. Configure también una regla Same Net Only Clearance correspondiente con separación cero entre pad SMD y vía, y entre pad y taladro de vía, para las vías aprobadas.

Asegúrese de especificar las vías pertinentes como rellenadas y tapadas usando la opción de tipos de vía IPC-4761 en el panel Properties. Esto también puede hacerse seleccionando manualmente el grupo específico de vías que se van a metalizar y tapar, o añadiendo una nota de fabricación a su plano maestro si todas las vías se van a rellenar y tapar.

• Lea más sobre los tipos de vía IPC-4761

Differential Pair Uncoupled Length

La longitud desacoplada de un par diferencial contribuirá a la pérdida por retorno en un canal diferencial, por lo que es importante determinar una longitud desacoplada adecuada en algunas aplicaciones. La región desacoplada surgirá con mayor frecuencia al enrutar desde un campo denso de pines en un BGA, donde las pistas necesitan separarse entre sí para poder enrutar alrededor de las vías.

Calcular la longitud desacoplada no es un cálculo simple, ya que depende de un cálculo correcto de longitud crítica basado en el ancho de banda de su canal. Una buena estrategia es que, si sabe que sus pares diferenciales tendrán una región desacoplada en el enrutamiento de fanout, comience diseñando el par con acoplamiento débil, porque esto reducirá el desajuste de impedancia en la región desacoplada y reducirá la conversión de modo.

Para obtener más información sobre el sistema de reglas de diseño de PCB en Altium Designer, vea el siguiente video.

Ya sea que necesite crear electrónica de potencia confiable o sistemas digitales avanzados, utilice el conjunto completo de funciones de diseño de PCB y herramientas CAD de clase mundial de Altium. Altium proporciona la plataforma líder mundial para el desarrollo de productos electrónicos, completa con las mejores herramientas de diseño de PCB de la industria y funciones de colaboración interdisciplinaria para equipos de diseño avanzados. ¡Contacte hoy mismo con un experto de Altium!

Preguntas frecuentes

¿Cómo puedo comprobar si las pistas de la PCB cruzan huecos en sus planos de referencia?

En Altium Designer, cree una regla High Speed » Return Path con alcance a las redes o clase de red correspondientes. Seleccione el perfil de impedancia que define sus capas de referencia, configure la distancia mínima entre la pista y los límites del cobre de referencia, y ejecute una comprobación por lotes de reglas de diseño. La comprobación identifica el enrutamiento sobre discontinuidades en el cobre de referencia, incluidos los huecos entre carriles de alimentación.

¿Cómo restrinjo una clase de red o clase de par diferencial a capas de enrutamiento específicas?

Cree una regla Routing » Routing Layers en Design » Rules y defina su alcance con InNetClass('ClassName') o InDifferentialPairClass('PairClass'). Habilite Allow Routing solo para las capas de señal permitidas y, a continuación, dé a la regla una prioridad mayor que las reglas Routing Layers más generales. Estos ajustes restringen el enrutamiento y permiten que las comprobaciones de reglas de diseño identifiquen pistas existentes en capas no permitidas.

¿Cómo asigno tamaños de vía o plantillas de vía a redes específicas y clases de red?

Cree una regla Routing » Routing Via Style y aplique su alcance a la red o clase de red objetivo usando InNet('NetName') o InNetClass('ClassName'). Defina el diámetro mínimo, preferido y máximo de la vía y del taladro, o configure la regla para usar plantillas de vía aprobadas. Dé a la regla una prioridad mayor que la regla general de vías. Los rangos de capas de las vías se definen por separado en el Layer Stack Manager.

¿Cómo creo clases de red y asigno reglas de enrutamiento para PCB de alta velocidad?

Las clases de red pueden crearse con directivas Net Class del esquemático o directamente mediante Design » Classes en el editor de PCB. Para clases definidas en el esquemático, habilite la generación de clases de red definidas por el usuario en Project Options y transfiera los cambios a la PCB. En Design » Rules, defina el alcance de cada regla de enrutamiento o temporización aplicable con InNetClass('ClassName'), configure sus restricciones y asígnele prioridad sobre reglas más generales del mismo tipo.