Cálculos de Capacitores de Desacoplamiento: ¿Qué tamaño debería usar para ICs digitales?

¿Están correctamente dimensionados estos condensadores de desacoplamiento?

Algo que se repite constantemente en las directrices de diseño de PCBs, incluyendo los consejos de los "gurús" del diseño digital de alta velocidad, es la necesidad de encontrar el tamaño adecuado de condensador de desacoplamiento. Esto a veces se aborda sin un entendimiento completo de lo que estos capacitores están supuestos a hacer en una PDN o su papel en asegurar la integridad de la energía. También he visto muchas notas de aplicación que recurren a la guía antigua de décadas de colocar tres de ellos para conectar los pines de alimentación y tierra en un circuito integrado digital (usualmente 1 nF, 10 nF y 100 nF, o algo así). En el pasado, esto probablemente estaba bien; los problemas de integridad de la energía que surgían en componentes digitales rápidos no eran tan graves como para interferir con los voltajes centrales, así que el trabajo realizado por los tres condensadores era suficientemente bueno.

Los circuitos integrados rápidos de hoy, que tienen múltiples salidas y voltajes centrales bajos (tan bajos como 1.0 V), tienen restricciones de ruido mucho más estrictas que los componentes mucho más lentos de antaño. Restricciones de ruido más estrictas significan que hay una necesidad de un desacoplamiento más preciso. Dado que este es el caso, cualquier diseñador que trabaje con MCUs razonablemente potentes de hoy y muchos otros componentes digitales necesita saber cómo dimensionar adecuadamente un capacitor de desacoplamiento. Entonces, ¿cuál es la mejor manera de hacer esto? En general, hay dos formas de hacerlo. Veamos ambas para ver cómo calcular el valor del capacitor de desacoplamiento y por qué el viejo mito de los tres capacitores de desacoplamiento no es relevante en los diseños digitales de alta velocidad modernos.

Entendiendo el Modelo de Capacitor Equivalente

Antes de entrar en cómo dimensionar los capacitores de desacoplamiento que necesitarás para un diseño digital, necesitarás entender el modelo básico de circuito para un capacitor. Por mucho que nos gustaría pensar que un capacitor se comporta exactamente como indica la teoría, este no es realmente el caso. Todos los capacitores tienen cierta inductancia en los conductores que definen su espectro de impedancia, que se modela empíricamente como una red RLC en serie:

Un circuito RLC equivalente utilizado para modelar un capacitor

En este modelo, ESR y ESL son la resistencia en serie equivalente y la inductancia en serie equivalente, respectivamente. El valor de C puede tomarse como la capacitancia indicada en la hoja de datos de un componente. Finalmente, el valor de R tiene en cuenta la conductancia del dieléctrico que forma el capacitor. Esto tiene en cuenta la fuga transitoria que ocurre en cualquier capacitor después de que se carga y se retira de su circuito. Este valor suele ser lo suficientemente grande como para que pueda ignorarse.

En este modelo (ignorando R), el valor (ESR/(2*ESL)) es la constante de amortiguación del circuito equivalente, asumiendo que la carga conectada a los extremos del circuito es de 0 Ohmios. Este es el tiempo mínimo requerido para que el circuito responda a un cambio en el voltaje de entrada bajo carga/descarga completa. Las hojas de datos para los capacitores no listan constantes de amortiguación, en su lugar, solo mostrarán un gráfico del espectro de impedancia como se muestra a continuación. Si lo desea, puede usar los valores de ESL y ESR en sus hojas de datos para calcular la constante de amortiguación.

Finalmente, todos los capacitores reales tienen una frecuencia de resonancia propia igual al valor para cualquier circuito RLC en serie, o en este caso:

La frecuencia de resonancia propia se puede ver en un gráfico del espectro de impedancia. A continuación, se muestra un ejemplo de un capacitor real de AVX:

¿Qué hace realmente un capacitor de desacoplamiento?

Esta es una gran pregunta que realmente nos ayuda a entender por qué necesitamos capacitores de desacoplamiento para asegurar la integridad de la alimentación en circuitos integrados digitales. Todos los capacitores almacenan carga en equilibrio cuando se conectan a una fuente de voltaje DC; las placas del capacitor se cargan y mantienen una cantidad total de carga igual a Q = CV. Si V fluctúa o disminuye un poco, entonces parte de esa carga Q se libera y se entrega a la carga, justo como una pequeña batería.

El problema que surge en los capacitores reales conectados a circuitos digitales es que la caída de voltaje no ocurre a una única frecuencia. Una fluctuación dependiente del tiempo en el voltaje de fuente o una ráfaga repentina de corriente hacia el circuito a menudo parecerá un pico con una tasa de borde agudo en un osciloscopio. Esto significa que el espectro de potencia asociado con esa señal se extenderá a través de un rango de frecuencias y se superpondrá con la auto-resonancia. El resultado es que el capacitor se descargará en respuesta y excitará una oscilación transitoria en el bus de potencia. Si esta potencia es absorbida en la PDN por un capacitor IC digital en el bus de potencia, el transitorio en el bus de potencia aparecerá como un zumbido en el pin de potencia. Sin embargo, si se seleccionan los tamaños y números de capacitores de desacoplamiento adecuados, entonces esta fluctuación puede minimizarse. Es por esto que tenemos la guía persistente de los tres capacitores; es la disposición y el dimensionamiento menos malos de ellos que pueden intentar asegurar una potencia estable.

Métodos para Dimensionar Capacitores de Desacoplamiento

Ahora que básicamente conocemos el comportamiento eléctrico de los capacitores reales, podemos abordar su dimensionamiento desde tres direcciones:

• Usando la carga de corriente en el dominio temporal: Las pistas en un PCB son básicamente capacitores, y el trabajo de un capacitor de desacoplamiento es entregar la corriente que un IC capacitor necesita para cargar una carga. Puedes estimar la carga total y la capacitancia necesaria para cargar pistas/líneas de transmisión usando la capacitancia de carga y el tiempo de transición/voltaje pico requerido.
• Usando el rizado objetivo, ráfaga de corriente y espectro de impedancia: Esto requiere establecer límites en el ringing del bus de potencia y usar esto para encontrar la capacitancia necesaria para llevar el espectro de impedancia de la PDN por debajo de la impedancia objetivo.
• Respuestas impulsivas en el dominio temporal: Aquí es donde mirarías la respuesta transitoria del capacitor dentro de un modelo para la PDN. Puedes crear modelos fenomenológicos de una PDN usando tus esquemáticos de circuito y usar análisis transitorio en simulaciones SPICE, o puedes calcular la función de transferencia de la PDN y los parámetros Z usando un cálculo de respuesta impulsiva. A medida que iteras a través de varios valores de ellos, eventualmente puedes minimizar la impedancia de la PDN por debajo de tu objetivo.

En la lista anterior, solo el primer método es "simple" y puede darte una estimación base de la carga total que necesitarías almacenar en tu banco de capacitores basada en el tiempo mínimo requerido para que entregue esa carga. Si estás desacoplando un circuito digital que tiene una velocidad de conmutación más rápida, entonces querrás elegir un capacitor con una constante de amortiguamiento equivalente que amortigüe críticamente o ligeramente sobreamortigüe el circuito para suprimir el ringing durante la descarga. Mientras la tasa de descarga sea más corta que el tiempo de conmutación, entonces el capacitor de desacoplamiento podrá compensar rápidamente las fluctuaciones de voltaje.

Estimación de la Capacitancia Total de Desacoplamiento Basada en la Carga de Trazas

La forma más simple de estimar la capacitancia total es considerar la máxima cantidad de carga que necesita ser entregada a un IC de capacitor, qué tan rápido debe ser entregada al IC, y el tamaño de la fluctuación de voltaje a compensar. Dado que la mayoría de las cargas son capacitivas, puedes relacionar la corriente que alcanza la carga con la tasa a la que el voltaje de la señal cambia de OFF a ON (o viceversa):

Tenga en cuenta que podría aplicar una técnica similar a una carga puramente resistiva o inductiva. Veamos una carga capacitiva en un CI digital con múltiples salidas de conmutación utilizando esta fórmula como nuestro calculador de capacitores de desacoplamiento.

Ejemplo Simple: Un CI Digital Con 12 Salidas

La mejor manera de mostrar cómo usar esta ecuación para una carga capacitiva es con un ejemplo. Supongamos que tienes un CI digital con 12 salidas, donde cada señal de salida es de 5 V con un tiempo de subida de 6 ns. Cada salida maneja una carga con una capacitancia de carga de 50 pF. Si aproximas el tiempo de subida de la señal como lineal, entonces la derivada en la ecuación anterior se puede escribir como dV = 5 V, y dt = 6 ns. Por lo tanto, la corriente requerida por salida es:

Corriente por salida de nuestro CI de ejemplo

Si los 12 salidas cambiaran de alto a bajo simultáneamente, entonces la entrada total de corriente desde la PDN sería de 500 mA. Esta entrada provoca un cambio en el potencial del plano de tierra, lo que produce un cambio en el potencial de la señal, y el capacitor debe compensar este cambio en el potencial de la señal. Si suponemos que el umbral para el estado ON es 4.5 V, entonces la caída de voltaje que necesita ser compensada es de 0.5 V para evitar errores de bit. Además, esto debe ser compensado dentro de 6 ns. Por lo tanto, la capacitancia de desacoplamiento mínima es:

La capacitancia mínima del capacitor de desacoplamiento de ejemplo

Aquí, deberías usar—al menos—un capacitor de 6 nF para compensar un voltaje máximo de 0.5 V dentro de 6 ns. Ten en cuenta que algunas guías recomendarían usar dos capacitores de 3 nF en paralelo en este ejemplo ya que esto reduciría el ESR por un factor de 2, pero esto también reducirá el ESL por un factor de 2, por lo que el efecto sobre el amortiguamiento es nulo. Si la respuesta del capacitor está subamortiguada, entonces podrías optar por un capacitor más grande ya que esto acerca la respuesta a los casos críticamente amortiguados o sobreamortiguados. Sin embargo, el uso de dos capacitores en paralelo ayuda a aplanar el espectro de impedancia de la red PDN cerca de la frecuencia de resonancia del capacitor.

Dimensionamiento de Capacitores de Desacoplamiento a partir de Respuestas de Impulso/Impedancia PDN

¿Qué tiene de malo el modelo anterior? El problema es que no considera todos los aspectos de los capacitores de desacoplamiento reales o de un PDN real en una placa de circuito, incluyendo:

• ESL como se muestra arriba en el modelo de impedancia del capacitor equivalente
• Capacitancia y inductancia parásitas en el PDN

El segundo punto es muy importante y requiere simulaciones post-diseño. El espectro de impedancia del PDN no solo depende de los valores derivados de tu calculadora de capacitores de desacoplamiento, también depende de la geometría del PDN (es decir, la disposición de las capas, materiales, tamaño de los buses, etc.). Debido a esta dependencia de la geometría, necesitarás exportar tu diseño de PCB a una utilidad de solución de campos como Ansys.

Impedancia del PDN Con Exploración de Diseño

Esto es mucho más difícil y a veces se aborda desde un modelo de circuito. Desafortunadamente, los modelos de circuito no pueden considerar con precisión aspectos reales de la impedancia del PDN, así que generalmente necesitas un solucionador de campos para determinar los parámetros Z, parámetros S, u otros parámetros de red en tu diseño. Un solucionador de campos también puede usarse para calcular el espectro de impedancia del PDN, que luego puede utilizarse para calcular una función de respuesta al impulso con una transformada de Fourier inversa. Este es un tema de exploración de diseño bastante complejo que merece su propia guía, pero es importante cuando comienzas a lidiar con componentes muy rápidos que también tienen voltajes de núcleo bajos y márgenes de ruido ajustados.

Seleccionando Capacitores de Desacoplamiento Adicionales

Una vez que hayas extraído este modelo de un solucionador de campos, puedes identificar qué porciones del espectro de impedancia de la PDN tienen alta impedancia, y puedes seleccionar capacitores de desacoplamiento adicionales que apunten a esos picos en el espectro de impedancia de la PDN. Añade capacitores que tengan una auto-resonancia que se superponga a un pico de impedancia de la PDN (ver abajo), y sigue añadiendo capacitores en paralelo hasta que la impedancia de la PDN caiga por debajo de la impedancia objetivo. Si no estás seguro de cuál es tu impedancia objetivo para tu PDN, lee este artículo de Kella Knack para tener una buena idea del valor objetivo que necesitas. También prepararé un nuevo artículo que muestra cómo calcular esto directamente.

Con placas que operan a niveles de potencia más bajos, tasas de datos más altas y requisitos de ruido más estrictos, cada diseñador debería tener las herramientas que necesita para el cálculo, selección y colocación de capacitores de desvío y desacoplamiento para sus PCBs. Solo Altium Designer te ofrece las herramientas de diseño esquemático y de diseño de layout que necesitas para crear nuevos diseños para cualquier aplicación. La suite de herramientas de simulación de Altium Designer también te ayuda a identificar problemas de integridad de potencia y examinar el comportamiento transitorio de tu red de alimentación.

Solo hemos arañado la superficie de lo que es posible con Altium Designer en Altium 365. Si quieres aprender más sobre cómo calcular los valores de los condensadores de desacoplamiento, ponte en contacto con algunos de nuestros expertos o comienza tu prueba gratuita de Altium Designer + Altium 365 hoy.