Cálculos de Capacitores de Desacoplamento: Qual Tamanho Você Deve Usar Para ICs Digitais?

Esses capacitores de desacoplamento estão dimensionados adequadamente?

Algo que surge repetidamente nas diretrizes de design de PCBs, incluindo os "gurus" de design digital de alta velocidade, é a necessidade de encontrar o tamanho adequado para o capacitor de desacoplamento. Isso às vezes é abordado sem um entendimento completo do que esses capacitores devem fazer em uma PDN ou seu papel em garantir a integridade da energia. Eu também vi muitas notas de aplicação que recorrem à diretriz antiga de décadas, que consiste em colocar três deles para interligar os pinos de energia e terra em um circuito integrado digital (geralmente 1 nF, 10 nF e 100 nF, ou algo assim). No passado, isso provavelmente era suficiente; os problemas de integridade de energia que surgiam em componentes digitais rápidos não eram tão graves a ponto de interferir com as tensões centrais, então o trabalho realizado pelos três capacitores era bom o suficiente.

Os circuitos integrados rápidos de hoje, que possuem múltiplas saídas e tensões de núcleo baixas (tão baixas quanto 1,0 V), têm restrições de ruído muito mais rigorosas do que os componentes muito mais lentos de antigamente. Restrições de ruído mais rigorosas significam que há uma necessidade de desacoplamento mais preciso. Sendo este o caso, qualquer designer trabalhando com MCUs razoavelmente poderosos e muitos outros componentes digitais precisa saber como dimensionar adequadamente um capacitor de desacoplamento. Então, qual é a melhor maneira de fazer isso? Em geral, existem duas maneiras de fazer isso. Vamos olhar para ambas para ver como calcular o valor do capacitor de desacoplamento e por que o velho mito dos três capacitores de desacoplamento não é relevante em designs digitais de alta velocidade modernos.

Entendendo o Modelo de Capacitor Equivalente

Antes de entrarmos no dimensionamento dos capacitores de desacoplamento que você precisará para um design digital, você precisará entender o modelo básico de circuito para um capacitor. Por mais que gostaríamos de pensar que um capacitor se comporta exatamente como a teoria afirma, na verdade não é o caso. Todos os capacitores têm alguma indutância nos terminais que define seu espectro de impedância, o qual é empiricamente modelado como uma rede RLC em série:

Um circuito RLC equivalente usado para modelar um capacitor

Neste modelo, ESR e ESL são, respectivamente, a resistência e a indutância equivalentes em série. O valor de C pode ser considerado como a capacitância indicada na ficha técnica de um componente. Finalmente, o valor de R representa a condutância do dielétrico que forma o capacitor. Isso leva em conta o vazamento transitório que ocorre em qualquer capacitor após ser carregado e removido do seu circuito. Esse valor geralmente é grande o suficiente para que possa ser ignorado.

Neste modelo (ignorando R), o valor (ESR/(2*ESL)) é a constante de amortecimento do circuito equivalente, assumindo que a carga conectada às extremidades do circuito seja de 0 Ohms. Esse é o tempo mínimo necessário para o circuito responder a uma mudança na tensão de entrada sob carga/descarga completa. As fichas técnicas dos capacitores não listam constantes de amortecimento, em vez disso, elas apenas mostram um gráfico do espectro de impedância como mostrado abaixo. Se desejar, você pode usar os valores de ESL e ESR em suas fichas técnicas para calcular a constante de amortecimento.

Finalmente, todos os capacitores reais possuem uma frequência de ressonância própria igual ao valor para qualquer circuito RLC em série, ou neste caso:

A frequência de ressonância própria pode ser vista em um gráfico de espectro de impedância. Um exemplo de um capacitor real da AVX é mostrado abaixo:

O Que um Capacitor de Desacoplamento Realmente Faz?

Essa é uma ótima questão que realmente nos ajuda a entender por que precisamos de capacitores de desacoplamento para garantir a integridade da alimentação para circuitos integrados digitais. Todos os capacitores armazenam carga em equilíbrio quando conectados a uma fonte de tensão DC; as placas no capacitor carregam e mantêm uma quantidade total de carga igual a Q = CV. Se V flutua ou cai um pouco, então parte dessa carga Q é liberada e entregue à carga, justamente como uma pequena bateria.

O problema que surge em capacitores reais conectados a circuitos digitais é que a queda de tensão não ocorre em uma única frequência. Uma flutuação dependente do tempo na tensão de origem ou uma súbita rajada de corrente no circuito muitas vezes se parece com um pico com uma taxa de borda acentuada em um osciloscópio. Isso significa que o espectro de potência associado a esse sinal será distribuído por uma gama de frequências e se sobrepõe à auto-ressonância. O resultado é que o capacitor descarregará em resposta e excitará uma oscilação transitória no barramento de energia. Se essa energia for absorvida pelo PDN por um capacitor digital IC no barramento de energia, o transitório no barramento de energia aparecerá como um ringing no pino de energia. No entanto, se os tamanhos e números corretos de capacitores de desacoplamento forem selecionados, então essa flutuação pode ser minimizada. É por isso que temos a diretriz persistente dos três capacitores; é a disposição e dimensionamento menos ruins entre eles que podem tentar garantir uma energia estável.

Métodos para Dimensionamento de Capacitores de Desacoplamento

Agora que basicamente conhecemos o comportamento elétrico de capacitores reais, podemos abordar o dimensionamento deles a partir de três direções:

• Usando carregamento de carga no domínio do tempo: As trilhas em uma PCB são basicamente capacitores, e o trabalho de um capacitor de desacoplamento é fornecer a corrente que um capacitor IC precisa para carregar uma carga. Você pode estimar a carga total e a capacitância necessária para carregar trilhas/linhas de transmissão usando a capacitância de carga e o tempo de transição/voltagem de pico requeridos.
• Usando o ripple alvo, rajada de corrente e espectro de impedância: Isso requer estabelecer limites para o ringing no barramento de energia e usar isso para encontrar a capacitância necessária para trazer o espectro de impedância da PDN abaixo da impedância alvo.
• Respostas impulsivas no domínio do tempo: Aqui é onde você analisaria a resposta transitória do capacitor dentro de um modelo para a PDN. Você pode criar modelos fenomenológicos de uma PDN usando seus esquemáticos de circuito e usar análise transiente em simulações SPICE, ou você pode calcular a função de transferência da PDN e os parâmetros Z usando um cálculo de resposta impulsiva. À medida que você itera através de diversos valores deles, você pode eventualmente minimizar a impedância da PDN abaixo do seu alvo.

Na lista acima, apenas o primeiro método é "simples" e pode fornecer uma estimativa base do total de carga que você precisaria armazenar no seu banco de capacitores com base no tempo mínimo necessário para ele entregar essa carga. Se você está desacoplando um circuito digital que possui uma velocidade de comutação mais rápida, então você vai querer escolher um capacitor com uma constante de amortecimento equivalente que amorteça criticamente ou ligeiramente mais do que o necessário o circuito para suprimir oscilações durante a descarga. Contanto que a taxa de descarga seja menor do que o tempo de comutação, então o capacitor de desacoplamento será capaz de compensar rapidamente as flutuações de tensão.

Estimando a Capacitância Total de Desacoplamento Baseada no Carregamento de Trilhas

A maneira mais simples de estimar a capacitância total é considerar a quantidade máxima de carga que precisa ser entregue a um capacitor IC, quão rápido ela deve ser entregue ao IC e o tamanho da flutuação de tensão a ser compensada. Como a maioria das cargas são capacitivas, você pode relacionar a corrente que chega à carga com a taxa na qual a tensão do sinal muda de DESLIGADO para LIGADO (ou vice-versa):

Note que você pode aplicar uma técnica semelhante a uma carga puramente resistiva ou indutiva. Vamos olhar para uma carga capacitiva em um CI digital com múltiplas saídas comutáveis usando esta fórmula como nosso calculador de capacitor de desacoplamento.

Exemplo Simples: Um CI Digital Com 12 Saídas

A melhor maneira de mostrar como usar esta equação para uma carga capacitiva é com um exemplo. Suponha que você tenha um CI digital com 12 saídas, onde cada sinal de saída é de 5 V com tempo de subida de 6 ns. Cada saída aciona uma carga com capacitância de carga de 50 pF. Se você aproximar o tempo de subida do sinal como sendo linear, então a derivada na equação acima pode ser escrita como dV = 5 V, e dt = 6 ns. Portanto, a corrente necessária por saída é:

Corrente por saída do nosso exemplo de CI

Se todos os 12 saídas mudassem de alto para baixo simultaneamente, então a entrada total de corrente do PDN seria de 500 mA. Essa entrada causa uma mudança no potencial do plano de terra, que produz uma mudança no potencial do sinal, e o capacitor deve compensar essa mudança no potencial do sinal. Se supormos que o limiar para o estado ON é de 4,5 V, então a queda de tensão que precisa ser compensada é de 0,5 V para evitar erros de bit. Além disso, isso deve ser compensado dentro de 6 ns. Portanto, a capacitância de desacoplamento mínima é:

A capacitância mínima do capacitor de desacoplamento do exemplo

Aqui, você deve usar—pelo menos—um capacitor de 6 nF para compensar uma voltagem máxima de 0,5 V dentro de 6 ns. Note que algumas diretrizes recomendariam usar dois capacitores de 3 nF em paralelo neste exemplo, pois isso reduziria o ESR por um fator de 2, mas isso também reduziria o ESL por um fator de 2, então o efeito sobre o amortecimento é nulo. Se a resposta do capacitor for subamortecida, então você pode optar por um capacitor maior, pois isso traz a resposta mais próxima dos casos criticamente amortecidos ou superamortecidos. No entanto, o uso de dois capacitores em paralelo ajuda a aplanar o espectro de impedância da rede PDN perto da frequência de ressonância do capacitor.

Dimensionando Capacitores de Desacoplamento a partir de Respostas de Impulso/Impedância PDN

Qual é o problema com o modelo acima? O problema é que ele não considera todos os aspectos dos capacitores de desacoplamento reais ou de uma PDN real em uma placa de circuito, incluindo:

• ESL, conforme mostrado acima no modelo de impedância do capacitor equivalente
• Capacitância parasita e indutância na PDN

O segundo ponto é muito importante e requer simulações pós-layout. O espectro de impedância da PDN não depende apenas dos valores derivados do seu calculador de capacitores de desacoplamento, ele também depende da geometria da PDN (ou seja, do arranjo das camadas, materiais, tamanho dos barramentos, etc.). Devido a essa dependência da geometria, você precisará exportar o layout da sua PCB para uma ferramenta de solução de campos como Ansys.

Impedância da PDN Com Exploração de Design

Isso é muito mais difícil e às vezes é abordado a partir de um modelo de circuito. Infelizmente, modelos de circuito não podem considerar de forma precisa aspectos reais da impedância da PDN, então você geralmente precisa de uma ferramenta de solução de campos para determinar os parâmetros Z, parâmetros S, ou outros parâmetros de rede no seu design. Uma ferramenta de solução de campos também pode ser usada para calcular o espectro de impedância da PDN, que pode então ser usado para calcular uma função de resposta ao impulso com uma transformada de Fourier inversa. Este é um tópico de exploração de design bastante complexo que merece seu próprio guia, mas é importante quando você começa a lidar com componentes muito rápidos que também têm baixas tensões de núcleo e margens de ruído apertadas.

Selecionando Capacitores de Desacoplamento Adicionais

Uma vez que você tenha extraído este modelo de um resolvedor de campo, você pode identificar quais porções do espectro de impedância da PDN possuem alta impedância, e você pode selecionar capacitores de desacoplamento adicionais que visem esses picos no espectro de impedância da PDN. Adicione capacitores que tenham uma ressonância própria que se sobreponha a um pico de impedância da PDN (veja abaixo), e continue adicionando capacitores em paralelo até que a impedância da PDN caia abaixo da impedância alvo. Se você não tem certeza da sua impedância alvo para sua PDN, leia este artigo de Kella Knack para ter uma boa ideia do valor alvo que você precisa. Eu também prepararei um novo artigo que mostra como calcular isso diretamente.

Com placas operando em níveis de potência mais baixos, taxas de dados mais altas e requisitos de ruído mais restritos, todo designer deve ter as ferramentas necessárias para o cálculo, seleção e posicionamento de capacitores de desvio e desacoplamento para suas PCBs. Somente Altium Designer oferece as ferramentas de design esquemático e layout de que você precisa para criar novos designs para qualquer aplicação. A suíte de ferramentas de simulação do Altium Designer também ajuda você a identificar problemas de integridade de energia e examinar o comportamento transitório da sua rede de energia.

Apenas começamos a explorar o que é possível com o Altium Designer no Altium 365. Se você deseja aprender mais sobre como calcular os valores dos capacitores de desacoplamento, entre em contato com alguns dos nossos especialistas ou inicie seu teste gratuito do Altium Designer + Altium 365 hoje.