PCB 손실 탄젠트에 대한 모든 것: 그 의미와 중요한 시점

PCB 연결부에서 발생하는 손실은 여러 형태로 나타납니다. 이러한 손실에는 PCB 기판의 유전체 손실과 도체의 손실이 포함되며, 이 두 가지가 결합하여 연결부의 임피던스를 결정하는 독특한 방식으로 작용합니다. 이 용어들은 실제 PCB에서 분산의 특성을 반영하여 주파수의 복잡한 함수로도 나타납니다. PCB 기판과 도체를 살펴볼 때, 우리는 손실을 두 가지 범주로 나누어 각각에 초점을 맞출 수 있습니다.

연결부의 두 가지 범주의 손실 중에서, PCB의 손실 탄젠트는 상용으로 제공되는 절연 라미네이트에서 유전체 손실을 지배합니다. 전달 함수, S-파라미터 또는 임피던스에 대한 모델에 손실 탄젠트 값을 포함할 때, PCB 손실 탄젠트를 올바르게 다루기 위한 적절한 방정식 세트를 사용해야 합니다. 손실 탄젠트가 왜 중요하며 PCB에서 무엇에 영향을 미치는지 여기에 설명합니다.

PCB 손실 탄젠트에 대한 방정식

PCB 손실 탄젠트 값은 업계에서 사용되는 전형적인 주파수에서 몇 가지 가능한 기여를 포함합니다:

• 분극과 이완.이것은 기판 재료를 구성하는 원자 내의 결합된 전기적 충전의 흥분과 진동으로 인해 발생합니다. 필드가 트레이스를 따라 전파될 때마다, 이는 기판 내의 원자를 흥분시키고 이러한 진동을 일으킵니다.
• 기판 내의 누설 전도도. 모든 재료는 매우 작더라도 일정 수준의 전기 전도성을 가지고 있습니다(절연체의 경우). PCB 기판의 경우, 값은 대략 10-11 S/m이므로, 상업적으로 사용 가능한 PCB 기판에 대해서는 전도성이 일반적으로 무시됩니다.
• 섬유 직조 효과. PCB 라미네이트의 유리 직조 공극은 저-Q 공진과 반공진을 생성할 것이며, 특정 주파수에서는 구성적 또는 파괴적 간섭을 경험하게 됩니다. 이는 전자기파가 PCB 라미네이트를 지나갈 때 손실을 증가시킵니다.

고-GHz 영역으로 이동하기 시작하면서 산란과 같은 다른 효과가 두드러지게 되고, 결국 THz 영역으로 이동할 때는 대체 재료가 요구될 것입니다. 도체 손실은 DC 손실(IR 강하)과 AC 손실(스킨 효과 및 구리 거칠기)로 구성되지만, 구리 거칠기는 아래에서 논의될 유전 손실에도 영향을 미칩니다.

PCB 손실 탄젠트 값은 기판의 유전 상수에서 파생됩니다. 대부분의 공학 텍스트를 살펴보면, 유전 상수(유전율, Dk 값)의 정의에는 성가신 음수 부호가 있으며, 왜 이것이 전기 공학자 버전의 Dk에 존재하는지 여전히 저에게는 미스터리입니다. 전기 공학자들은 복소 지수에서 시간이 거꾸로 흐르기를 선호하는 것 같습니다. 아래에 유전 상수와 손실 탄젠트에 대한 올바른 정의를 제공했습니다.

모델링 및 시스템 손실 제어

신호 대역폭에서 다른 주파수에서의 상호 연결 손실을 모델링할 시간이 되면, 전송선의 전파 상수를 알아야 합니다. 여기서, 우리는 Pozar의 마이크로파 공학 교과서에서 몇 가지 방정식을 가져올 수 있습니다. 전송선의 전파 상수를 γ = α + iꞵ로 취하면, 다음과 같은 전파 상수에 대한 방정식을 유도할 수 있습니다:

이제 전송선에서 유전 손실과 관련된 모든 것을 알게 되었습니다! 도체 손실을 포함시키려면, 도체 손실에 대한 감쇠 상수를 계산하고 위의 α 항에 추가하기만 하면 됩니다.

디자이너로서 손실을 줄일 수 있는 두 가지 레버가 있습니다: 기판 선택과 트레이스 기하학. 저손실 라미네이트를 선택하는 것은 좋은 출발점이지만, 데이터시트가 정확하고 귀하의 신호 대역폭과 일치하는 데이터를 제공하는지 확인하세요(아래 참조). 내부 레이어에서 손실이 문제라면, 마이크로스트립 또는 접지된 공평한 도파관 라우팅을 고려하세요. 후자는 광대역 디지털/RF 신호를 다룰 때 높은 격리를 제공합니다. 유전체 손실과 PCB 손실 탄젠트에 기여하는 다른 요소들은 라미네이트 제조업체(아래 참조)와 제작자에 의해서만 해결될 수 있습니다.

마지막으로, 구리 거칠기가 손실에 미치는 영향이 있습니다. 구리 거칠기의 기본적인 영향은 유전체 손실과 AC 손실을 증가시키는 것입니다. 구리의 거친 표면은 도파관의 범위를 감소시켜, 실제 PCB 손실 탄젠트 값이 생성할 것보다 도파관이 더 손실이 크게 보이게 합니다. 이는 아래 그래픽으로 나타나 있으며, HRMS 값은 도체의 평균 제곱 표면 거칠기입니다. 거친 표면은 필드를 더 작은 부피로 제한함으로써 손실을 증가시킵니다.

라미네이트를 위한 Dk 및 PCB 손실 탄젠트 모델링

청중 중에서 John Coonrod의 팟캐스트와 세미나를 들어본 사람이라면 라미네이트 데이터시트에 Dk 값 옆에 별표를 붙여야 한다는 것을 알아야 합니다. 우선, PCB 라미네이트 데이터시트에서 얻는 Dk 및 손실 탄젠트 값은 그것들을 측정하기 위해 수행된 테스트에 따라 달라집니다. 동일한 라미네이트에 대해 동일한 조건에서 수행된 다른 테스트는 Dk 및 손실 탄젠트의 다른 값을 산출할 수 있습니다.

이는 실험에서 얻은 Dk 및 손실 탄젠트 곡선이 라미네이트와 주변 공기/솔더 마스크에서의 전기장 분포에 따라 달라지기 때문입니다. 이것이 마이크로스트립과 표면 파동 가이드가 "유효한" Dk 값으로 설명되는 이유입니다; 트레이스에서 나온 필드 라인은 보드 위의 솔더 마스크와 공기를 통과한 후 참조 평면에서 종료됩니다. 그러면 특정 주파수에서 라미네이트 내의 실제 Dk 값과 손실 탄젠트를 추론하기 위해 일부 계산이 사용되어야 합니다.

디자인에서 시뮬레이션을 실행하기 시작하기 전에, 재료 데이터시트에 기재된 값과 테스트 절차를 이해하는 데 시간을 할애해야 합니다. 올바른 값을 입력할 수 있다면, 통합 EM 필드 솔버를 Altium Designer®에서 사용하여 PCB 손실 탄젠트 데이터로부터 정확한 임피던스 프로파일을 개발할 수 있습니다. 다음 PCB를 설계하는 데 도움이 될 완벽한 시뮬레이션 기능과 세계 최고 수준의 PCB 레이아웃 유틸리티를 갖추게 될 것입니다.

Altium Designer on Altium 365®는 지금까지 소프트웨어 개발의 세계에 국한되었던 전례 없는 통합을 전자 산업에 제공하여, 디자이너가 집에서 작업하고 전례 없는 효율성 수준에 도달할 수 있게 합니다.

Altium Designer on Altium 365에서 할 수 있는 것의 표면만 긁었습니다. 더 심층적인 기능 설명이나 On-Demand Webinars 중 하나를 확인하려면 제품 페이지를 확인하세요.