Pi.MX8 프로젝트 - 보드 레이아웃 파트 4

Pi.MX8 컴퓨트 모듈 SoM 프로젝트의 새로운 업데이트에 오신 것을 환영합니다! 이번 업데이트에서는 PCB 디자인에 마지막 손질을 하고 프로토타입 제작을 위한 준비를 마칠 예정입니다.

지난 기사에서 우리는 신호 레이어의 라우팅을 완료했습니다. 이는 Pi.MX8 모듈의 PCB 레이아웃에서 가장 시간이 많이 소요되는 부분이었습니다. 그러나 아직 두 가지 작업이 남아 있으며, 이 작업들 역시 많은 주의가 필요합니다: 전원 평면 라우팅과 신호 지연 조정입니다.

전원 평면

전원 평면부터 시작해 보겠습니다. 저는 보통 지연 조정을 마지막 단계로 수행하는 것을 선호하는데, 길이 조정을 위해 필요한 미앤더가 종종 보드에 남은 공간을 채우기 때문입니다. 예를 들어, 전원 네트를 라우팅할 때 때때로 필요할 수 있는 추가적인 VIA 배치는 필요한 공간을 만들기 위해 길이 조정 기본 요소를 조정해야 할 수도 있습니다. 길이 조정 기본 요소로 남은 공간을 마지막에 채움으로써, 추가적인 재작업을 피할 수 있습니다.

사용 가능한 전원 평면 레이어

레이어스택을 살펴보면, 우리는 두 개의 전용 전원 평면 레이어를 사용할 수 있음을 알 수 있습니다. 이 레이어들은 얇은 프레프레그에 의해 인접한 접지 레이어로부터 분리되어 있습니다. 이러한 스택 구성은 저 인덕턴스 평면 커패시턴스를 증가시키고 고주파에서 PDN 임피던스를 감소시킬 수 있습니다.

먼저 고전류 전원 레일을 라우팅합시다. 우리의 경우, 이것은 i.MX8 SoC와 DRAM 컨트롤러, 그리고 LPDDR4 IC의 코어 및 메모리 레일입니다.

SoC의 PMIC 코어 및 메모리 공급

VCC_ARM 및 VCC_SOC 레일은 원격 감지를 사용하는데, 이는 벅 컨버터의 피드백 노드가 MIC 근처의 출력 커패시터로 라우팅되지 않고 i.MX8의 전원 패드로 라우팅된다는 것을 의미합니다. 이는 전원 평면 또는 폴리곤을 통한 전압 강하를 보상하기 위한 것입니다. 이 레일들에서의 전류가 상대적으로 높을 수 있고 PMIC가 이러한 전압을 정확하게 조절해야 하기 때문에, 부하에서 직접 "측정"하는 것이 중요합니다. 다음 그림은 전원 폴리곤을 통한 전압 강하를 보여줍니다:

전원 폴리곤을 통한 전압 강하

VCC_ARM 레일을 위한 전력 폴리곤은 6번 레이어에 배선되었습니다. 폴리곤의 윤곽선에 가깝게 배선된 트레이스는 원격 감지 신호입니다. 이상적으로는 반환 경로 전류에 의해 도입된 기생 효과를 보상하고 피드백을 노이즈에 덜 민감하게 만들기 위해 전압을 차동으로 측정하고 싶지만, 우리 경우에는 이것이 필요하지 않을 것입니다. 우리는 참조 설계의 권장 사항을 따를 것입니다.

VCC_SOC 폴리곤

피드백 트레이스는 SoC의 핀 근처에서 '넷-타이'를 사용하여 피드백 넷을 전력 넷에 연결합니다. 넷-타이를 사용하지 않으면, 피드백 트레이스와 전력 폴리곤 사이의 깨끗한 격리를 수동으로 보장해야 합니다. 이 접근법은 오류가 발생하기 쉽습니다. 넷-타이는 단순히 양 끝에 작은 패드가 있는 짧은 트레이스 세그먼트로 구성된 풋프린트입니다. 컴포넌트 유형을 넷-타이로 설정함으로써, Altium Designer는 이 컴포넌트에 대해 단락 오류를 생성하지 않습니다.

VCC_ARM 폴리곤과 DRAM 전력 레일은 5번 레이어에서 유사한 방식으로 배선됩니다.

VCC_ARM 강조 및 DRAM 전력 레일을 보라색으로

남아 있는 전원 레일은 5층과 6층에 분배되어 있습니다. 1.8V 및 3.3V 시스템 전원 폴리곤은 보드 전체에 걸쳐 있으며, 이 레일에 연결된 많은 구성 요소가 보드 전반에 분포되어 있습니다.

전원 평면 라우팅의 마지막 단계는 AC 및 DC PDN 분석을 설정하고 결과가 SoC의 하드웨어 설계 가이드에 설정된 임피던스 값 경계 내에 있는지 확인하는 것입니다.

AC 시뮬레이션은 정확한 등가 모델을 가진 디커플링 커패시터, 벅 레귤레이터 출력 특성 및 레이아웃의 기하학적 구조를 포함해야 합니다. 이 글에서 시뮬레이션 설정에 대해 자세히 다루지는 않겠지만, 필수 검증 단계로 염두에 두어야 합니다.

전원 레일 목표 임피던스

DC 시뮬레이션은 전원 폴리곤을 통한 전압 강하를 계산하고 과도한 전류 밀도 영역을 강조하기 위해 레이아웃 기하학과 SoC 부하 특성만 입력으로 요구합니다.

지연 조정

전원 네트워크 레이아웃을 완료하였으므로, 할 일 목록의 마지막 항목인 지연 조정으로 넘어갈 수 있습니다.

Pi.MX8 모듈에는 엄격한 타이밍 요구 사항이 있고 지연 조정이 필요한 많은 인터페이스가 있습니다. 가장 중요한 인터페이스를 살펴보고 여러 구성 요소에 걸쳐 지연을 조정하기 위해 X-Signals을 어떻게 사용할 수 있는지 알아보겠습니다.

DRAM 인터페이스부터 시작해 보겠습니다. i.MX8 하드웨어 설계 가이드는 지연 조정에 필요한 모든 정보를 제공합니다. 트레이스를 조정하기 전에 먼저 패키지 지연이 스키매틱 라이브러리 심볼에 포함되어 있는지 확인해야 합니다.

NXP는 i.MX8 BGA 볼에서 실리콘 칩까지 신호가 이동하는 데 걸리는 시간인 패키지 지연 시간을 제공합니다. 인터포저의 다른 길이는 총 지연 시간에 영향을 미치므로 이를 고려하는 것이 중요합니다.

스키매틱 심볼의 핀 패키지 지연

스마트 그리드 붙여넣기 대화 상자를 사용하여 i.MX8 하드웨어 설계 가이드 문서에서 모든 핀 패키지 지연을 한 번에 스키매틱 라이브러리 목록 편집기에 붙여넣을 수 있습니다.

SCHLIB 목록 툴바를 통한 테이블 형식의 핀 지연

LPDDR4 인터페이스의 지연 조정 요구 사항은 i.MX8 하드웨어 설계 가이드에 설명되어 있습니다. 가이드는 지연 의존성을 클록, 제어/명령 및 바이트 그룹으로 분류합니다. 각 그룹의 타이밍 창은 클록 및 스트로브 신호에 참조됩니다. 모든 차동 신호는 쌍에서 보완 신호 사이에 1ps로 일치해야 합니다.

LPDDR4-4000 PCB 지연 조정 요구 사항

주소/명령/제어 그룹의 신호는 두 가지 타이밍 요구 사항을 충족해야 합니다. 하나의 요구 사항은 그룹 내 각 신호 사이의 최대 지연을 정의하고, 두 번째 요구 사항은 전체 그룹의 최대 지연 창을 클록 신호에 참조하여 정의합니다.

이것이 우리가 다중 X 신호 그룹을 사용하여 설계 규칙 내에서 올바른 신호가 대상이 되도록 하는 이유입니다.

LPDDR4 조정을 위한 X-신호 클래스

교차 지연 조정 규칙을 사용할 때, 나는 추가로 Excel 시트에 전체 지연 값들을 추적하여 문서화 목적으로 유지하는 것을 선호합니다. 이 단계는 선택 사항이며 개인의 선호도에 따라 다르며 타이밍 요구 사항은 모두 Altium Designer 규칙 설정 내에서 정의될 수 있습니다.

Excel에서의 지연 조정 문서화

X-시그널 클래스가 정의되고 설계 규칙이 제자리에 있으면, 레이아웃에서 지연을 조정하기 시작할 수 있습니다. 쌍 내 지연 조정 외에도, 대부분의 조정은 주소/명령/제어 라인에서 이루어져야 합니다:

주소/명령/제어 라인의 지연 조정

데이터 라인 자체는 거의 또는 전혀 조정이 필요하지 않습니다. 상단 레이어에 라우팅된 클록 신호 쌍 주변에는 지연 조정을 위해 사용할 수 있는 충분한 공간이 있습니다:

상단 레이어에서의 클록 지연 조정

전력 전달 네트워크와 마찬가지로, DRAM 인터페이스에 대한 검증 시뮬레이션을 수행해야 합니다. 우리는 특히 라우팅의 일부가 상대적으로 가까이 포장되어 있기 때문에 크로스토크 효과를 볼 수 있는지에 관심이 많습니다. 엄지손가락 규칙은 인접한 트레이스까지 유전체 두께의 3배 거리를 유지하는 것입니다. 그러나 이 글에서는 시뮬레이션 설정과 세부 사항에 대해 다루지 않을 것입니다.

DRAM 인터페이스 지연 조정이 완료되면, X-시그널에 대한 또 다른 응용 프로그램을 살펴보겠습니다. PiMX8 보드는 외부 디스플레이를 구동할 수 있는 두 가지 인터페이스를 가지고 있습니다 - LVDS와 MIPI-DSI.

MIPI-DSI는 저전압 차동 신호(LVDS)를 사용하기 때문에, 같은 하드웨어 사양을 공유하기 때문에 멀티플렉서를 사용하여 이 두 인터페이스 중 하나를 선택할 수 있습니다. 인터페이스 간에 전환하기 위해 멀티플렉서를 사용할 때, 멀티플렉서 이후의 라우팅(공통 측면에서)이 하류 MIPI-DSI 및 LVDS 인터페이스의 지연에 영향을 줄 수 있음을 인지해야 합니다. 이는 PCB에서 지연 조정에 더 많은 자유를 허용하도록 MIPI-DSI 인터페이스와 LVDS 인터페이스에 대해 별도의 X-신호 클래스를 생성함으로써 고려할 수 있습니다.

이 예에서, 공통 측면의 모든 라우팅이 균일한 지연 창으로 조정되었다면 이러한 접근 방식이 필요하지 않았을 수도 있습니다. 하지만 두 개의 별도 X-신호 클래스를 사용함으로써 각 인터페이스의 타이밍 예산을 더 잘 제어할 수 있습니다.

X-신호는 멀티플렉서를 넘어서 각 인터페이스에 대한 길이 조정을 멀티플렉서 이전 및 이후의 전체 신호 길이에 걸쳐 수행할 수 있게 해줍니다.

같은 접근 방식이 시리즈 AC 커플링 커패시터를 넘어 PCIe 인터페이스에 사용됩니다.

멀티플렉서로 라우팅된 LVDS

멀티플렉서로 라우팅된 MIPI-DSI

Pi.MX8 보드의 모든 고속 인터페이스는 전체 신호의 정확한 경로 길이를 제공하기 때문에 X-신호를 사용하여 지연 조정됩니다. 지연 조정 규칙 설정과 라우팅 조정은 인터페이스 간에 일반적인 접근 방식에서 크게 다르지 않기 때문에 모든 인터페이스를 개별적으로 살펴보지는 않겠습니다.

Pi.MX8 보드의 라우팅을 완료하는 마지막 단계였습니다. 다음 단계는 철저한 설계 규칙 검사를 수행하고 제조 데이터셋을 내보내는 것입니다.

다음 업데이트에서는 보드를 살펴보고 몇 가지 프로토타입을 조립하기 시작할 것입니다. 이것은 Pi.MX8 모듈을 처음으로 가동하는 마지막 단계가 될 것이므로 계속 주목해 주세요!