분할 평면 - 좋은 점, 나쁜 점 그리고 못생긴 점

평면을 분할하거나 평면 절단을 하는 것은 많은 상반된 정보가 있는 기술적 문제 중 하나입니다. 일부는 전원 평면을 분할하는 것이 좋다고 말하고, 다른 일부는 접지 평면과 전원 평면 모두를 분할할 수 있다고 말하며, 또 다른 일부는 전원 평면에서만 절단을 해야 한다고 말하고, 다른 일부는 평면 절단을 전혀 피해야 한다고 말합니다. 이 글은 분할 평면에 대한 오해를 해명하고, 그것들이 유용한 경우와 만들어서는 안 되는 경우를 증거와 함께 설명할 것입니다.

진실, 소문 그리고 오해

위에서 언급한 바와 같이, 평면을 분할하거나 평면 절단을 하는 것은 많은 잘못된 정보와 혼란으로 고통받는 주제 영역 중 하나입니다. 다음은 전체적으로 주제를 혼란스럽게 하고 제품 개발자들에게 해를 끼치는 데 기여하는 더 자주 나오는 의견들입니다. “반-분할” 경고는 어디에 배치되어야 하는지, 왜 수행되어야 하는지, 어떤 해를 끼칠 수 있는지에 대해 다소 무작위로 주의해야 한다는 점을 지적할 필요가 있습니다. 그것들은 다음을 포함합니다:

• 분할된 접지 평면이나 전원 평면에서 교차하는 신호는 바람직하지 않습니다. 스위칭 속도가 높을수록 영향이 더 나빠질 것입니다.”

• "트레이스가 분할 평면을 건너가는 것은 인덕턴스를 증가시키고 반환 전류의 경로를 복잡하게 만들기 때문에 좋지 않습니다."

• "공통 모드 노이즈를 줄이기 위해 접지 평면을 분할합니다. "

• "보드를 별도의 아날로그 및 디지털 섹션으로 배치하세요."

• "아날로그 섹션을 분리하려면 분할 평면이 필요합니다."

• "분할 전원 평면을 건너는 것은 크로스토크의 증가된 위험과 EMC 요구 사항을 충족하지 못하기 때문에 절대로 해서는 안 됩니다."

일을 더 쉽게 만들기 위해, 앞서 언급한 모든 것을 쉽게 반박하고 사실이 아니라고 말할 수 있습니다. 하지만, 아마도 가장 중요한 교훈 중 하나는 절대로, 절대로 접지 평면을 분할해서는 안 된다는 것입니다. 만약 그렇게 한다면, PDS의 무결성을 파괴하게 될 것입니다.

스피딩 엣지(Speeding Edge)의 창립자이자 회장인 리 리치(Lee Ritchey)는 “지상면을 절단하라고 주장하는 자칭 EMI 전문가들이 있는데, 지상면에 순환하는 전류가 어딘가의 아날로그 신호를 방해할 것이라는 이유에서입니다. 여기서의 아이디어는 지상면의 한 부분을 작은 섬으로 만들고 한 곳에 연결하는 것입니다. 제가 본 거의 모든 경우에서, 누군가는 지상면에서 전류가 순환하고 있기 때문에 어떤 종류의 마법 같은 문제가 있다고 가정하고 있습니다. 실제로, 지상면을 절단한 사람을 볼 때마다 그들은 EMI 문제를 만들어냈습니다.”라고 지적합니다.

따라서, 지상 분할에 대해 계속해서 유포되는 잘못된 데이터를 모두 제거하고 나면, 논의는 전력 평면으로 옮겨가며, 이를 분할하는 것에 대해 정당한 이유가 있습니다. 그 이유와 구현 방법은 아래에 자세히 설명되어 있습니다.

동일한 PCB 층에서 두 전원 공급 설계 평면 전압의 분배

평면을 분할하는 유일한 이유는 동일한 평면에 두 개 이상의 Vdd가 있을 때 전원 평면에서 수행되며, 사실 현대 전자 기술은 이 기능 없이는 존재할 수 없습니다. 먼저, 분할된 양쪽에 있는 Vdd의 임피던스가 매우 낮아야 합니다(밀리옴), 그래야 모든 전압에 대해 전력 전달 무결성이 좋습니다. 각 Vdd의 낮은 임피던스, 각 Vdd와 접지 평면 사이의 낮은 임피던스는 간격을 건너는 AC 경로입니다. 또한, 이 간격은 10밀(0.254mm)보다 넓어질 필요가 결코 없다는 점을 지적해야 합니다.

앞서 설명한 것을 설명하기 위해, 그림 1은 평면 3에서 평면을 가로지르는 트레이스가 있는 매립된 마이크로스트립 레이어(레이어 2)의 테스트 PCB입니다.

그림 1. 평면 분할을 가로지르는 트레이스가 있는 테스트 PCB

그림 2는 트레이스 아래의 분할된 전원 평면의 단면입니다. 출발 전류와 반환 전류가 화살표로 표시됩니다.

그림 2. PCB에서 분할된 평면을 가로지르는 트레이스의 측면 뷰, 전류를 보여주는 화살표 포함

참고: 이 다이어그램의 왼쪽 상단 모서리에는 주파수의 함수로서 세 가지 다른 크기의 커패시터의 용량성 리액턴스를 보여주는 표가 있습니다. 1 nF 및 10 nF 커패시터는 일반적으로 개별 디커플링 커패시터로 사용되며, 심지어 하나만 사용해도 상대적으로 낮은 임피던스를 생성합니다. 전력 전달 시스템이 올바르게 설계되었을 때, 개별 커패시터와 평면 커패시턴스의 조합이 사용되며, 이는 Vdd와 접지 사이의 임피던스를 DC부터 기가헤르츠 이상까지 10 밀리옴 이하로 만듭니다. 이는 효과적으로 모든 관심 주파수에서 전력 평면을 기저 평면에 "단락"시킵니다. 반환 전류는 평면 절단 주변의 AC 경로를 가지며 신호에는 보이지 않습니다.

그림 3은 분할을 건너는 결과로 인한 중대한 열화가 없음을 보여주는 TDR 파형입니다. 파란색 파형은 평면 분할을 건너는 신호입니다. 파형 중간에 매우 작은 상향 굴곡은 평면 분할의 위치입니다. 이것은 분할된 접지 평면으로 인한 신호 품질에 대한 걱정을 없앱니다. 또한, EMI는 우려할 문제가 아닙니다. 위에서 언급한 트레이스는 RF 발생기로 흥분되었고 스펙트럼 분석기에 연결된 근접 필드 프로브로 탐사되었습니다. 프로브가 분할을 가로질러 앞뒤로 움직일 때, 감지된 에너지 수준에 변화가 없었습니다.

그림 3. 그림 1에서 평면 분할을 건너는 신호의 TDR 파형

추가 코멘트

공통 모드 잡음: 앞서 언급된 경고 중 하나는 공통 모드 잡음을 줄이기 위해 평면을 분할하는 것에 대해 언급합니다. 공통 모드는 두 항목이 공통적인 것을 가지고 있다는 것을 의미합니다. 거의 항상 이는 차동 쌍입니다. 잡음이 발생한다면, 그것이 공통 모드 잡음이기를 바랄 것입니다. 이는 두 측면에 동일한 크기의 잡음이 있으며, 차동 쌍이 그것을 무시한다는 것을 의미합니다. 이것이 접지 오프셋의 정의입니다—진정한 공통 모드 잡음이며 PCB의 분할 평면과는 아무런 관련이 없습니다.

보드의 아날로그 및 디지털 섹션: 위에서 언급된 또 다른 경고는 평면 절단을 보드의 아날로그 섹션과 연결합니다. 분할은 같은 평면에서 두 전원 공급 전압의 분배와 관련이 있으며, 보드의 아날로그 또는 디지털 섹션의 위치와는 관련이 없습니다.

요약

PCB 설계의 다른 주제들과 마찬가지로, 오해와 잘못된 가정에 둘러싸인 평면 분할의 사용은 많은 잘못된 정보와 오도로 표시됩니다. 평면 분할이 같은 평면에서 두 전원 공급 전압의 분배에만 제한된다는 것을 이해하면, 전체 시스템 설계 과정에 평면 절단을 쉽게 반영하고 PCB가 처음부터 설계대로 작동하도록 보장하는 것이 훨씬 쉬워집니다.

더 알아보기: Altium Designer^®를 사용한 PCB 레이아웃 트레이스에서 고급 라우팅 및 접지 및 전원 공급 설계 평면의 검증에 대해. 더 궁금한 점이 있으신가요? Altium의 전문가에게 문의하세요.

참고 문헌

1. Ritchey, Lee W. 및 Zasio, John J., “처음부터 올바르게, 고속 PCB 및 시스템 설계에 관한 실용적인 핸드북, 제 2권.”