Krótka analiza zakończeń na złączu PCIe

Wypusty są ważnym tematem w projektowaniu PCB wysokiej prędkości, i istnieje długotrwała zasada, że wypusty powinny być zawsze usuwane ze wszystkich przelotek na szybkich połączeniach cyfrowych. Chociaż wypusty są złe dla linii wysokiej prędkości, nie zawsze muszą być usuwane. Co ważniejsze, należy przewidzieć profil strat i częstotliwości oraz odpowiednio zaplanować rozmieszczenie, aby próbować zapobiegać takim stratom.

W tym artykule przyjrzę się wynikom symulacji trasowania PCIe na PCB wysokiej prędkości, używając jako przykładu projektu MiniPC, który jest dostarczany w pakiecie z Altium Designer. Symulacja ta będzie obejmować obliczanie parametrów S dla linii PCIe wychodzących z konektora. Analiza tych wyników symulacji powinna pomóc projektantom niezaznajomionym z tematem lepiej zrozumieć, jak wypusty na przejściach przez przelotki i konektory wpływają na integralność sygnału z perspektywy symulacji, co może pomóc w dokonaniu właściwych wyborów dotyczących selekcji komponentów, ich rozmieszczenia i trasowania.

Potencjalne problemy z wypustami i trasowaniem PCIe

W trasowaniu PCIe, tory są prowadzone jako pary różnicowe z kondensatorami sprzęgającymi AC. Typowo, te pary różnicowe są prowadzone przez złącze, aby dotrzeć do urządzenia peryferyjnego, takiego jak karta rozszerzeń. W procesie trasowania przez te złącza slotów rozszerzeń, może pozostać pewien niewykorzystany odcinek na linii, który może ograniczać maksymalną przepustowość. Można to ocenić w symulacji, aby uzyskać bardzo dokładne wyniki i dokładnie określić przepustowość kanału PCIe.

Odcinki na każdej szybkiej linii transmisyjnej mogą powodować straty lub odbicia, ponieważ mogą działać jak transformatory impedancji wysokiej częstotliwości na torze PCIe. Przeczytaj więcej o analizie odcinków w tym artykule.

Chociaż zaleca się ograniczenie odcinków na torze PCIe, mogą one występować na złączu używanym do trasowania do karty dodatkowej lub modułu. Jako przykład, złącze krawędziowe używane dla pionowo montowanej karty dodatkowej PCIe może być komponentem przelotowym, i te odcinki mogą odgrywać rolę w ograniczaniu użytecznej przepustowości sygnału podczas trasowania na tej samej warstwie co złącze. Trasowanie na przeciwległej warstwie może być preferowane, szczególnie przy uwzględnieniu umiejscowienia kondensatora.

Przykład z stratami odcinka złącza w torze PCIe

Ze względu na efekty interferencji, które występują, gdy sygnał przechodzi przez stub vias, oraz potrzebę stosowania kondensatorów do usuwania przesunięcia stałoprądowego wzdłuż linii PCIe, warto zbadać zakres, w jakim stuby vias mogą wpływać na straty podczas trasowania przez złącze.

Płyta MiniPC, o której mowa, używa FPGA Arria 10 z interfejsem PCIe, który jest trasowany do złącza slotowego, jak pokazano poniżej.

Inne ważne specyfikacje, które musimy znać do analizy poniżej, to grubość płyty i stała dielektryczna:

• Grubość płyty = 2,028 mm
• Dk = 3,6 na wszystkich warstwach

Chociaż układ nie został stworzony z użyciem FPGA z najnowszą generacją PCIe, ocenimy straty w tych kanałach, porównując je z wymaganiami przepustowości w różnych generacjach PCIe.

Wstępne wyniki symulacji

Wyniki symulacji strat wstawienia dla sieci Tx zostały uzyskane przy użyciu Ansys SIwave; wyniki te są pokazane poniżej. Aby przenieść płytę do Ansys SIwave, użyliśmy narzędzia EDB Exporter wewnątrz Altium Designer. W poniższych wynikach widzimy spadek w okolicach 14-15 GHz osiągający wartość do -25 dB, a następnie powrót do niższych poziomów strat przy wyższych częstotliwościach.

Jak możemy wiedzieć, że ta ekstremalna strata jest spowodowana przez stub? Samo spojrzenie na wykres nie dowodzi, że problem jest spowodowany przez stuby, ale są dwa dobre powody, by sądzić, że może to być stub:

1. Jeśli obliczysz pierwszą rezonansową długość fali ćwierćfalową w tych stubach, znajdziesz, że pierwszy spadek powinien wystąpić około 13 GHz. To jest dość blisko rezonansów 14-15 GHz, które widać powyżej.
2. Profil strat w okolicach 14-15 GHz ma wąskie pasmo, co jest dokładnie tym, czego można by oczekiwać od destrukcyjnej interferencji w rezonatorze o umiarkowanej jakości Q.
3. Wszystkie krzywe mają typowy kształt wykresu strat wstawiania, który prezentuje zachowanie stuba, i wszystkie rozpatrywane sieci mają stuby w układzie PCB.

Spadek na tym wykresie ogranicza szybkość transferu danych do dowolnej wartości odpowiadającej częstotliwości Nyquista około 8 GHz (lub 16 Gbps dla sygnalizacji 2-poziomowej/NRZ). To byłoby w porządku dla PCIe Gen4, ale nie dla Gen5. Jeśli chcielibyśmy całkowicie wyeliminować tę stratę lub ponownie użyć tego projektu z interfejsem Gen5, układ musiałby zostać zmodyfikowany.

Dalsze badania i zmiany

Opcje zmiany układu obejmują:

1. Przeprowadź połączenia pinów złącza do kondensatorów na warstwie dolnej przez przelotki: Mimo że pojawia się kilka dodatkowych przejść przez przelotki, połączenie wychodziłoby z warstwy dolnej i przez przelotki do kondensatorów, skutecznie eliminując trzpienie bez konieczności wiercenia odwrotnego.
2. Zastąp złącze odpowiednikiem SMD: To całkowicie eliminowałoby trzpienie bez konieczności dwukrotnego przejścia przez piny złącza i przelotki. Jest to również najprostsze rozwiązanie, ponieważ nie wymaga wymiany komponentów, chociaż wymaga pewnego przeprojektowania tras.
3. Wywierć wszystkie trzpienie: Wymaga to dodatkowych kosztów i pozostawi małą ilość trzpienia (zazwyczaj około 10 mil), więc najlepiej używać, gdy trzpienie są bardzo długie.

Jeśli układ jest już ukończony, opcje #1 i #2 są zazwyczaj najlepsze, ponieważ mogą wymagać najmniejszej ilości przeróbek, chociaż #2 będzie zależeć od tego, co znajduje się w niższych warstwach. Dla opcji #1, oto przykład złącza z montażem SMD. Opcja #3 jest odpowiednia, jeśli jesteś gotów ponieść koszty wiercenia o kontrolowanej głębokości podczas produkcji.

Można się spodziewać, że tego typu zachowanie, gdzie obserwuje się problem z integralnością sygnału, jak wysokie straty lub duże odbicia wokół określonych częstotliwości, może wynikać z zakończeń (stubów), które silnie rezonują, gdy są pobudzane. Aby ocenić, dlaczego może do tego dojść w kanale różnicowym, należy obliczyć zestaw rezonansów strukturalnych w strukturze zakończenia via. Przewodnik pokazujący, jak to zrobić, można znaleźć w poniższym filmie.

Kiedy potrzebujesz ocenić swój projekt w kompleksowym procesie symulacyjnym, użyj kompletnego zestawu funkcji projektowania PCB, układu i symulacji w Altium Designer®. Kiedy potrzebujesz zbadać problemy z integralnością sygnału i wyekstrahować parametry S z twoich systemów, możesz użyć rozszerzenia EDB Exporter do importowania projektu do solverów polowych Ansys i przeprowadzenia szeregu symulacji SI/PI. Kiedy zakończysz projektowanie i chcesz przekazać pliki swojemu producentowi, platforma Altium 365™ ułatwia współpracę i udostępnianie twoich projektów.

Dotknęliśmy tylko wierzchołka góry lodowej możliwości, jakie oferuje Altium Designer na Altium 365. Zacznij swoją darmową próbę Altium Designer + Altium 365 już dziś.