Dostrojenie opóźnień dla sygnałów wysokiej prędkości: Co musisz wiedzieć

Zachariah Peterson
|  Utworzono: listopad 17, 2019  |  Zaktualizowano: wrzesień 25, 2020

Delay tuning for length matched lines in a PCB

Dopasowanie długości linii na PCB

Spójrz na dwa odczyty sygnałów na oscyloskopie, a zobaczysz, jak niedopasowanie długości/czasu między ścieżkami sygnałowymi może nieprawidłowo aktywować bramki w dalszej części układu. Sytuacja staje się gorsza, gdy przyjrzymy się czasowi przejścia dla sygnału zegara głównego oraz czasowi podróży dla wysyłanych/odbieranych danych w różnych interfejsach komputerowych. SDRAM rozwiązał to problem w elegancki sposób, umieszczając zegar w urządzeniu podrzędnym i wysyłając sygnał zegara wraz z pobranymi danymi, podczas gdy inne interfejsy (USB 3.0, SATA itp.) wydobywają sygnał zegara bezpośrednio z danych.

Dla reszty z nas, strojenie opóźnień między wieloma równoległymi połączeniami, ścieżkami w parze różnicowej oraz z sygnałem zegara zapewnia, że dane docierają we właściwe miejsce i o właściwym czasie. Stosowanie jakiegokolwiek schematu strojenia długości wymaga pracy z czasami opóźnienia sygnału w różnych standardach sygnalizacji/interfejsu, a nie tylko prostej długości. Oto, co musisz wiedzieć o projektowaniu dla strojenia opóźnień i synchronizacji sygnałów.

Strojenie opóźnień vs. Strojenie długości

Dostrojenie długości i dostrojenie opóźnienia odnoszą się w zasadzie do tego samego pomysłu; celem jest ustawienie długości ścieżek sygnałowych w dopasowanej grupie sieci na tę samą wartość długości. Pomysł polega na zapewnieniu, aby wszystkie sygnały dotarły w ramach pewnego ograniczonego niedopasowania czasowego. Gdy dwie ścieżki sygnałowe są niezgodne w dopasowanej grupie, zwykłym sposobem synchronizacji sygnałów jest dodanie opóźnienia do krótszej ścieżki sygnałowej poprzez dodanie pewnego meandrowania. Trombon, piła i akordeon meandrowania są typowymi sposobami dodawania opóźnienia do ścieżki.

Niezależnie od tego, czy stosujesz dostrojenie opóźnienia między sygnałem zegarowym a wieloma liniami sygnałowymi, w obrębie pary różnicowej, czy między wieloma parami różnicowymi w przypadku braku linii zegarowej, musisz znać konkretne tolerancje czasowe dla swoich sygnałów. Przy odbiornikach par różnicowych i komponentach w kanałach SerDes, czynniki ograniczające, które określają dozwolone niedopasowanie długości między każdym sygnałem, to czas narastania sygnału i opóźnienie propagacji w połączeniu.

Różne interfejsy, które działają z różnymi prędkościami transmisji danych i z różnymi standardami sygnalizacji, będą określać różne dopuszczalne różnice długości lub rozbieżności czasowe. Te wartości rozbieżności zazwyczaj zakładają, że pracujesz na FR4, ale bardziej specjalistyczne projekty na podłożach z inną stałą dielektryczną będą miały inne ograniczenia dopasowania długości. Planując kanały I/O na swojej płytce, powinieneś sprawdzić te dopuszczalne wartości rozbieżności długości dla swojej płytki i przekształcić tę dopuszczalną rozbieżność na rozbieżność czasową (patrz poniższe równanie).

Praca z rozbieżnością czasową

Praca z rozbieżnością czasową zamiast rozbieżności długości jest centralnym pomysłem w dostrojeniu opóźnień. Jeśli pracujesz z oprogramowaniem do projektowania PCB, które uwzględnia tylko rozbieżność długości, musisz obliczyć odpowiednią rozbieżność długości dla swojego konkretnego podłoża. Rozbieżność długości jest równa rozbieżności czasowej pomnożonej przez prędkość sygnału (jednostki in./ps) w twoim konkretnym podłożu:

Signal velocity used in delay matching

Równanie prędkości sygnału (jednostki: in./ps)

Ogólnie rzecz biorąc, substrat z większą stałą dielektryczną powoduje niższą prędkość sygnału, co zwiększa dozwoloną różnicę długości między dwoma sygnałami. Podobnie, jeśli przesterowujesz standardowe komponenty, będziesz miał krótszy czas narastania (wyższą szybkość narastania), co również nakłada ściślejsze ograniczenia na twoje czasowanie. Przybliżając to w pierwszym rzędzie, jeśli zmniejszysz czas narastania sygnału o połowę, to dozwolone ograniczenie czasowe również powinno zostać zmniejszone o połowę.

Dozwolona niezgodność jest zwykle definiowana w terminach tolerancji okresu zegara, a nie czasu narastania. Dla danego okresu zegara, dozwolona różnica długości jest odwrotnie proporcjonalna do prędkości sygnału. Biorąc pod uwagę różnice długości z założoną stałą dielektryczną (np. FR4), będziesz musiał przeliczyć różnicę długości, używając prędkości sygnału dla twojego konkretnego materiału substratu.

Różnica faz w parach różnicowych

Termin "niedopasowanie fazy" jest czasami używany w tym samym kontekście co strojenie długości i strojenie opóźnienia, ale ma ważne konsekwencje przy pracy z parami różnicowymi. W niektórych przypadkach, podczas trasowania par różnicowych, na przykład gdy para musi zostać poprowadzona przez nietypowo umieszczone przelotki, może wystąpić krótki obszar, w którym każdy koniec pary jest niepołączony. Może to wystąpić oprócz ogólnego niedopasowania długości pary, a wiele par w dopasowanej grupie może wymagać również dopasowania długości.

Dopasowanie fazy wymaga dodania niewielkich ilości miedzi na niedopasowanym końcu tak, aby długości ścieżek w niepołączonym regionie były dopasowane do siebie. Jest to dość ważne, aby zapewnić, że para różnicowa może właściwie tłumić szum wspólny; wszelki indukowany szum wspólny w niepołączonej części powinien propagować się na tę samą odległość, aby zapewnić, że pozostaje on dopasowany w obu parach, gdy dotrze do odbiornika.

Delay tuning for high-speed signals

Nie będziesz musiał ręcznie mierzyć długości ścieżek, gdy zdefiniujesz odpowiednie tolerancje długości jako reguły projektowe.

Para wewnętrzna vs. Para zewnętrzna

Zazwyczaj, kiedy mówimy o dostrojeniu opóźnienia lub dopasowaniu długości, odnosimy się do dwóch ścieżek w parze, która jest używana do wykonania połączenia szeregowego. Jednakże, może zajść potrzeba zastosowania dostrojenia opóźnienia/dopasowania długości między dwoma parami różnicowymi. Przykład pochodzi z DDR, gdzie różnicowe linie strobowe (DQS) i różnicowe linie zegarowe muszą mieć wymuszone dopasowanie długości. Jako przykład, dla DDR3, dozwolone odchylenie między tymi parami różnicowymi wynosi 5 ps zgodnie z wytycznymi Intela.

Po dopasowaniu fazy w niepołączonym regionie, należy sprawdzić, czy pozostała część pary różnicowej jest odpowiednio dopasowana długościowo, tak aby przejścia krawędziowe mieściły się w dozwolonych limitach odchylenia. Jednakże, długość powinna być spójna w całej parze, jeśli została pierwotnie poprowadzona prawidłowo. Dodając sekcję dopasowania długości do pary różnicowej jako część kompensacji odchylenia między parami, sekcja dopasowania długości powinna być umieszczona symetrycznie w całej parze różnicowej. Należy zauważyć, że ograniczenia odchylenia między parami są zwykle luźniejsze niż wartości odchylenia wewnątrz pary, aby zapewnić wystarczającą supresję szumów wspólnych i ekstrakcję sygnału.

Więcej o Dostrojeniu Opóźnienia: Efekt Pin-Package

Gdy sygnał dociera do pinu/padu na konkretnym komponencie, musi jeszcze przejść przez odsłonięty przewodnik, wzdłuż drutu łączącego do wnętrza obudowy i do wnętrza układu scalonego. Odsłonięty przewodnik, pad/pin oraz wejście do wewnętrznej części układu posiadają pewną indukcyjność i pojemność pasożytniczą, a sygnał porusza się z inną prędkością, gdy przemierza drut łączący w porównaniu z podróżą po ścieżce sygnałowej. Druty łączące mają również nieco inne geometrie, co dodaje różne poziomy opóźnienia do sygnałów na różnych pinach.

Wszyscy producenci urządzeń powinni być w stanie podać opóźnienie pin-obudowa dla konkretnego komponentu. Jest to określone albo jako opóźnienie w pikosekundach, albo jako długość (zazwyczaj w mm lub mikronach). Powinieneś być w stanie uzyskać tę wartość opóźnienia z dokumentacji IBIS 6 dla danego komponentu. Ta długość powinna być uwzględniona podczas wykonywania jakiegokolwiek strojenia opóźnienia/długości z sygnałami w parze różnicowej lub dla wielu zsynchronizowanych sygnałów różnicowych/jednostronnych.

Dzięki potężnym narzędziom do interaktywnego trasowania i analizy po układzie dostępnym w Altium Designer®, otrzymasz kompletny pakiet oparty na zintegrowanym silniku projektowania zasadami, co pozwoli Ci na implementację strojenia opóźnień dla sygnałów wysokiej prędkości oraz ważnych symulacji integralności sygnału. Będziesz miał również kompletny zestaw narzędzi do budowania schematów, zarządzania komponentami i przygotowywania materiałów dla producenta.

Teraz możesz pobrać darmową wersję próbną Altium Designer i dowiedzieć się więcej o najlepszych w branży narzędziach do projektowania układów, symulacji i planowania produkcji. Porozmawiaj z ekspertem Altium już dziś, aby dowiedzieć się więcej.

Zacznij swoją podróż, aby już dziś przejść na Altium Designer.

About Author

About Author

Zachariah Peterson ma bogate doświadczenie techniczne w środowisku akademickim i przemysłowym. Obecnie prowadzi badania, projekty oraz usługi marketingowe dla firm z branży elektronicznej. Przed rozpoczęciem pracy w przemyśle PCB wykładał na Portland State University i prowadził badania nad teorią laserów losowych, materiałami i stabilnością. Jego doświadczenie w badaniach naukowych obejmuje tematy związane z laserami nanocząsteczkowymi, elektroniczne i optoelektroniczne urządzenia półprzewodnikowe, czujniki środowiskowe i stochastykę. Jego prace zostały opublikowane w kilkunastu recenzowanych czasopismach i materiałach konferencyjnych. Napisał ponad 2000 artykułów technicznych na temat projektowania PCB dla wielu firm. Jest członkiem IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society oraz Printed Circuit Engineering Association (PCEA). Wcześniej był członkiem z prawem głosu w Technicznym Komitecie Doradczym INCITS Quantum Computing pracującym nad technicznymi standardami elektroniki kwantowej, a obecnie jest członkiem grupy roboczej IEEE P3186 zajmującej się interfejsem reprezentującym sygnały fotoniczne przy użyciu symulatorów obwodów klasy SPICE.

Powiązane zasoby

Powiązana dokumentacja techniczna

Powrót do strony głównej
Thank you, you are now subscribed to updates.