Jak pady nieaktywne wpływają na projekt Twojej płytki PCB

Zachariah Peterson
|  Utworzono: sierpień 31, 2022  |  Zaktualizowano: wrzesień 27, 2022
Nieaktywne pady PCB

Niefunkcjonalne pady są czasami przedstawiane jako debata typu wszystko albo nic, a dyskusje na temat niezawodności i wpływu na integralność sygnału są powszechne. Czy powinieneś je zachować na swoich via, czy powinieneś je usunąć ze wszystkich via? Jak w przypadku każdej decyzji projektowej, istnieją kompromisy do rozważenia, i zazwyczaj jeden aspekt projektu ma pierwszeństwo nad wszystkimi innymi. Ponieważ nie ma uogólnionej zasady dotyczącej stosowania niefunkcjonalnych padów, projektanci powinni określić, czy ich układy powinny zawierać niefunkcjonalne pady, biorąc pod uwagę ich konkretne zastosowania.

W tym artykule przyjrzę się problemowi niefunkcjonalnych padów z trzech perspektyw: integralności sygnału, niezawodności i gęstości trasowania. W niektórych projektach te kwestie są od siebie niezależne, więc będziesz musiał określić, które z poniższych wyzwań projektowych są najważniejsze dla Twojego produktu.

Niezawodność projektu z niefunkcjonalnymi pady

Telegrafowanie i awaria ECM

Obecność nieaktywnych padów na przelotkach może prowadzić do zjawiska znane jako "telegrafowanie". Gdy na przelotkach znajduje się zbyt dużo miedzi, materiał między padami staje się ubogi w żywicę. W rezultacie, obraz stosu miedzi pojawia się jako szczyty i doliny na powierzchniowych warstwach dielektryka. Innymi słowy, obraz stosu miedzi jest "telegrafowany" na powierzchnię płytki. Wysokie miejsca tworzą regiony, gdzie żywica może być "wyciśnięta", jak opisał to jeden z naszych ostatnich gości podcastu. Pozostawia to puste przestrzenie między sąsiednimi padami pod prawym kątem utworzonym przez pad i beczułkę przelotki, co potencjalnie prowadzi do awarii termicznej w połączeniu.

Tworzenie się pustek prowadzi do kolejnego problemu z niezawodnością: awarii z powodu elektrochemicznej migracji (ECM). Tworzenie się pustek w połączeniach przelotek powoduje problemy z adhezją i umożliwia ścieżki ECM. Może to spowodować wzrost dendrytycznych lub włóknistych struktur między padami z powodu niewielkiej różnicy napięć między nimi. Wzrost tych struktur gromadzi się z czasem, ostatecznie prowadząc do awarii PCB, która jest trudna do zdiagnozowania.

Jeśli struktury dendrytyczne mogą przezwyciężyć odległość między sąsiednimi przewodnikami, powstaje zwarcie. Jeśli przekrój dendrytu jest mały, gęstość prądu będzie wysoka, a struktura może się przepalić, eliminując w ten sposób usterkę. Prowadzi to do zachowania charakteryzującego się przerywanymi awariami, które są trudne do zdiagnozowania.

NFP ECM
Płytka testowa pokazująca migrację elektrochemiczną. Przykłady widma impedancji PDN poza chipem i na chipie. [Źródło]

Dobrą recenzję na temat ECM w tych materiałach można znaleźć tutaj:

Argumentowałbym, że te kwestie są bardziej istotne, gdy płyta będzie narażona na wysoką temperaturę, częste cykle temperaturowe i będzie pracować przy wysokim napięciu. Wszystkie te przypadki prowadzą do większego potencjału awarii. Dlatego należy rozważyć usunięcie nieaktywnych padów, jeśli nie ma innego powodu, aby je zachować.

Zachowanie nieaktywnych padów dla kotwiczenia vs. zużycie wiertła

W wielu sytuacjach, nieaktywne pady są stosunkowo nieszkodliwe. Producentom zazwyczaj zależy na ich usunięciu, ponieważ ułatwia to wiercenie. Jednakże, zachowanie tych padów zapewni większe zakotwiczenie w substracie podczas rozszerzania i wibracji, więc uważa się, że zwiększy to żywotność tych przelotek. Te debaty częściowo dotyczą stosunku aspektu przelotki.

W przelotkach o niskim stosunku aspektu, wewnętrzne powlekanie miedzią jest bardziej jednolite, a nieaktywne pady mogą zwiększyć żywotność przelotki. Kombinacja zakotwiczenia zapewnianego przez pad i bardziej jednolite wewnątrz baryłki przelotki sprawia, że przelotka jest mniej podatna na pęknięcia. W przelotkach o wysokim stosunku aspektu, baryłka przelotki jest bardziej podatna na pęknięcia w środku z powodu cieńszej warstwy miedzi w centrum baryłki przelotki, niezależnie od obecności nieaktywnych padów.

Nieaktywne pady na płytach sztywno-elastycznych

Podczas projektowania płyt elastycznych i sztywno-elastycznych należy zachować ostrożność. Miedź w przelotce nie łączy się z elastycznym substratem tak mocno, jak łączy się z sztywnym substratem. Ponieważ wiązanie miedzi jest kwestią niezawodności w elastycznych substratach, nieaktywne pady stają się teraz użyteczne.

Niektórzy producenci zalecają pozostawienie na elastycznych i sztywno-elastycznych płytach co najmniej kilku nieaktywnych padów, aby zapewnić kotwiczenie dla materiału elastycznego Kapton Mylar. Jeśli wszystkie nieaktywne pady zostaną usunięte wzdłuż przelotki na elastycznej płytce PCB, odstęp między aktywnymi padami staje się bardzo duży, a powłoka może zacząć odrywać się od ścianki otworu. Wszystkie pady, zarówno funkcjonalne, jak i nieaktywne, pełnią funkcję punktów kotwiczących, które są rozproszone wzdłuż cylindra przelotki. Zwiększa to wytrzymałość przelotki na elastycznej lub sztywno-elastycznej płytce PCB.

Zaawansowane płyty: Gęstość trasowania i wysokie prędkości/RF

Nieaktywne pady zajmują cenne miejsce na wewnętrznych warstwach w cieńszych wielowarstwowych płytach HDI. Dopóki można być pewnym, że płyta pozostanie stabilna podczas cykli termicznych, może być pożądane usunięcie nieaktywnych padów w celu zagęszczenia trasowania ścieżek na wewnętrznych warstwach. Jest to wyzwanie w bardziej zaawansowanych projektach, gdzie nie występują obawy dotyczące niezawodności.

Innym obszarem, gdzie jest użyteczne usuwanie nieaktywnych padów, są projekty wysokiej prędkości lub projekty RF, szczególnie na przelotkach przenoszących szybsze sygnały lub sygnały o wysokiej częstotliwości. Inne przelotki w tych projektach mogą być traktowane zgodnie z innymi zaleceniami wymienionymi powyżej.

Powód, dla którego jest to ważne w tych bardziej zaawansowanych projektach, dotyczy integralności sygnału, a konkretnie projektowania przejść przez via do określonej impedancji. Aby osiągnąć cel impedancyjny z przejściem przez via, potrzebujesz dwóch elementów:

  • Stitching vias
  • Antipad w warstwach płaszczyznowych

Niefunkcjonalne pady stworzą dodatkową rozproszoną pojemność wzdłuż ściany via, a struktury via są bardzo wrażliwe na obciążenie pojemnościowe przy wysokich częstotliwościach. Wrażliwość jest tak duża, że impedancja via może przełączyć się z indukcyjnej na pojemnościową między częstotliwościami WiFi a mmWave, jak omówiłem w tym powiązanym artykule. Dlatego wolę po prostu usunąć niefunkcjonalne pady na tych przejściach przez via. Pozwala to ustawić antipady w warstwach wewnętrznych na tę samą średnicę, co redukuje przestrzeń parametrów zaangażowanych w optymalizację tych struktur dla bardzo wysokich częstotliwości.

NFPs in RF PCB design

Dostosuj każdy Padstack w swojej PCB

Podsumowując: niepotrzebne pady nie są wymagane, aby PCB została wykonana poprawnie, ale obecność tych padów również nie spowoduje automatycznie jej awarii. Niektóre wytyczne zalecają usunięcie wszystkich niepotrzebnych padów. Osobiście wolę zachować NFP na prostszych projektach dla łatwości układu i trasowania, ale w bardziej zaawansowanych projektach z sygnałami powinny być one usunięte. Dla mnie sprowadza się to do dwóch obszarów: klasy IPC (lub równoważnego standardu niezawodności dla danego produktu) lub czy struktura via znajduje się na kanale RF/wysokiej prędkości.

Przelotki w klasie 2 vs. klasa 3 - Jeśli wykonuję projekt klasy 3 i otwór jest używany dla części przelotowych, zostawię wystarczająco duży pad na warstwach funkcjonalnych, który pasuje do warstw górnych/dolnych, abyśmy mogli zapobiec wyłamaniu wszędzie, a w pozostałych miejscach je usunę. Rozmiary funkcjonalnych padów będą miały średnicę (Via/Pad) (D/D + 10 mils) dla klasy 3.

RF/Wysokie prędkości - Dla przelotek w kanałach wysokiej prędkości, które wymagają kontrolowanej impedancji przelotki, usunę NFP, aby móc niezawodnie ustawić impedancję przelotki na pożądaną wartość. Wolę to robić, ponieważ łatwiej jest ustawić impedancję w narzędziu do projektowania przelotek, takim jak Simbeor czy CST; usunięcie NFP eliminuje jeden parametr z przestrzeni projektowej. Jednakże, jeśli głównym problemem jest niezawodność, wtedy NFP zostaną na padstacku.

Kiedy używasz Altium Designer®, możesz łatwo dostosować padstack na każdej warstwie. Nie będziesz potrzebować zewnętrznego programu do tworzenia padstacków, wszystko odbywa się w edytorze PCB. Możesz nawet umieścić różne rozmiary NFP na różnych warstwach, lub możesz usunąć NFP na określonych warstwach. To wygodne narzędzie pomaga znaleźć równowagę między gęstością trasowania, niezawodnością i projektowaniem przelotek wysokiej prędkości.

Tworzenie niestandardowych padstacków jest proste w Altium Designer. Dowiedz się więcej w dokumentacji.

Gdy potrzebujesz zaprojektować wielowarstwowe PCB z wszystkimi narzędziami, jakie potrzebujesz w jednym programie, użyj kompletnego zestawu narzędzi do trasowania PCB w Altium Designer. Zintegrowane narzędzia produkcyjne oraz narzędzie Draftsman automatycznie utworzą dokumentację, której potrzebujesz, aby zapewnić, że wymagania dotyczące wydajności Twojego produktu są odzwierciedlone w instrukcjach fabrykacji, w tym dokładną tabelę wierceń określającą rozmiary wiertła. Gdy zakończysz projektowanie i chcesz przekazać pliki swojemu producentowi, platforma Altium 365 ułatwia współpracę i udostępnianie projektów.

Dopiero zaczynamy odkrywać możliwości, jakie oferuje Altium Designer na Altium 365. Zacznij swoją darmową wersję próbną Altium Designer + Altium 365 już dziś.

About Author

About Author

Zachariah Peterson ma bogate doświadczenie techniczne w środowisku akademickim i przemysłowym. Obecnie prowadzi badania, projekty oraz usługi marketingowe dla firm z branży elektronicznej. Przed rozpoczęciem pracy w przemyśle PCB wykładał na Portland State University i prowadził badania nad teorią laserów losowych, materiałami i stabilnością. Jego doświadczenie w badaniach naukowych obejmuje tematy związane z laserami nanocząsteczkowymi, elektroniczne i optoelektroniczne urządzenia półprzewodnikowe, czujniki środowiskowe i stochastykę. Jego prace zostały opublikowane w kilkunastu recenzowanych czasopismach i materiałach konferencyjnych. Napisał ponad 2000 artykułów technicznych na temat projektowania PCB dla wielu firm. Jest członkiem IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society oraz Printed Circuit Engineering Association (PCEA). Wcześniej był członkiem z prawem głosu w Technicznym Komitecie Doradczym INCITS Quantum Computing pracującym nad technicznymi standardami elektroniki kwantowej, a obecnie jest członkiem grupy roboczej IEEE P3186 zajmującej się interfejsem reprezentującym sygnały fotoniczne przy użyciu symulatorów obwodów klasy SPICE.

Powiązane zasoby

Powiązana dokumentacja techniczna

Powrót do strony głównej
Thank you, you are now subscribed to updates.