Como o PDN do pacote afeta a integridade da alimentação?

Sempre que dizemos algo como "os componentes não podem funcionar sem uma PCB corretamente projetada", só precisamos olhar para a embalagem dos componentes como evidência. É verdade que os pacotes de componentes vêm com parasitas que afetam a integridade do sinal, mas há uma área que muitas vezes não observamos em termos de embalagem de componentes: a integridade da alimentação.

Cada pacote de componente e cada chip semicondutor têm sua própria rede de distribuição de energia (PDN), e quando a estrutura interna do chip é incluída em uma simulação de PDN, fica claro que a estrutura do chip influenciará a integridade da alimentação. Além disso, em pacotes e módulos avançados construídos sobre substratos e interposers, certos componentes incluídos no pacote afetarão a integridade da alimentação, incluindo tudo, desde a capacitância no chip até um chip de gerenciamento de energia ativo.

Neste artigo, vou examinar como a PDN na embalagem de componentes afeta as práticas de projeto para os projetistas de PCB. Abaixo, os leitores também encontrarão um modelo típico que descreve a PDN em uma PCB que também leva em conta a embalagem do componente de carga na PCB.

Efeitos da PDN do Pacote

Assim como qualquer elemento que incluímos em um PCB, o PDN do pacote possui comportamento capacitivo e indutivo que afeta sua resposta elétrica a um pulso rápido. Quando um circuito integrado é adicionado a um PCB, esses parasitas do pacote alteram o espectro de impedância do PDN conforme medido em um veículo de teste. O resultado é que temos três impedâncias de PDN:

• Fora do chip: a impedância da PDN apenas na PCB, incluindo todos os planos/trilhas, o regulador de tensão, bancos de capacitores e vias
• No chip: a impedância da PDN apenas no chip, incluindo todos os planos no chip, capacitâncias, contatos (bumps) e vias
• Impedância equivalente da PDN: a impedância total do chip + placa quando os dois modelos são cascateados juntos

A impedância da PDN no chip pode ser determinada desembarcando sua matriz de parâmetro Z de medições de um veículo de teste (chip + placa). Em outras palavras, uma vez que o chip é colocado na placa, as duas impedâncias se combinam para fornecer o espectro de impedância equivalente. Este é o espectro de impedância real que produz a resposta de impedância da PDN em larguras de banda de sinal mais altas, alcançando o regime de GHz. Podemos determinar a região de resposta onde a impedância da PDN no chip é importante, olhando mais de perto para os espectros de impedância típicos no chip e na placa independentemente.

Exemplo de Impedância da PDN em Placa e Pacote

Os dois gráficos abaixo mostram um exemplo da impedância da Rede de Distribuição de Energia (PDN) para uma PCB, e o espectro de impedância da PDN para um pacote integrado avançado 3D sendo sondado em vários pontos. Neste pacote de exemplo, múltiplos chips são empilhados em um interposer e conectados com vias através do silício. Os gráficos são bastante diferentes, como será descrito abaixo.

A impedância equivalente é essencialmente os dois espectros de impedância para a placa e o chip colocados como redes em cascata (por exemplo, em paralelo, veja o modelo abaixo). Isso significa que a impedância da PDN no chip dominará o espectro de impedância a 1 GHz e acima, e assim o ruído na linha de alimentação observado na placa dependerá das contribuições de largura de banda de cada parte do sistema.

Há uma consequência importante deste fato:

Armados com essa informação, onde um projetista de PCB pode focar sua energia para garantir que a placa opere abaixo da impedância alvo da PDN dentro da largura de banda requerida? Para isso, ajuda olhar para os componentes de uma PDN no pacote e no PCB.

Modelo de Impedância da PDN de Placa + Pacote

Eu cobri a impedância da PDN no nível da placa em outros artigos, principalmente neste artigo recente. Um modelo que inclui tanto as contribuições do PCB quanto do pacote para a impedância da PDN é mostrado abaixo.

Este modelo leva em conta um pacote com um único chip; um pacote com múltiplos chips (integrados em 2.5D ou 3D) incluiria esses chips em paralelo conectados com seus próprios interconectores indutivos através de bumps. A capacitância no chip poderia ser capacitância de volume integrada no chip (planos de alimentação do pacote) bem como capacitores no chip, como você veria em pacotes de CPU.

No extremo de maior frequência da impedância da PDN do PCB, podemos ver que a capacitância do plano domina. Isso ocorre porque ela terá a menor indutância e tende a ter uma capacitância um tanto baixa. Para diminuir a impedância

• Utilize planos fisicamente maiores
• Use um dielétrico separador mais fino entre a alimentação e o terra
• Use um dielétrico com Dk mais alto, como um material de capacitância embutida

Essas medidas aumentarão a capacitância do plano, mas diminuirão a indutância do plano. Portanto, é provável que você consiga reduzir a curva de impedância da PDN entre 100 MHz e 1 GHz com essas medidas quando precisar fornecer energia para sinais de largura de banda muito alta.

O que está acontecendo no pacote?

Dentro do pacote de um componente avançado, vemos algumas características principais que determinam a integridade da alimentação em um sistema além de larguras de banda de 1 GHz:

• Pares de plano de alimentação/terra do pacote
• Bolas/vias e saliências
• Capacitores no chip usados no pacote

Alguns pacotes incluirão circuitos de gerenciamento de energia que contêm um conjunto de capacitores no pacote e capacitância no chip formada em trincheiras estreitas e profundas no die de silício. Em alguns pacotes de CPU, a abordagem é colocar esses componentes no substrato do pacote e conectá-los diretamente ao die para minimizar a indutância de loop e expandir a largura de banda operacional bem para a faixa de GHz. Isso é quase idêntico à maneira como você colocaria conexões de capacitor de desacoplamento em um BGA.

Além de 1 GHz, o designer de embalagens é, em última análise, quem controla a impedância da rede de distribuição de energia (PDN) da embalagem e se a linha de energia exibirá ruído forte na faixa de GHz. Como designer de PCB, você não tem controle sobre o que acontece na PDN da embalagem, a menos que assuma um papel direto no design do substrato, interposer e arquitetura de interconexão dentro da embalagem. Esse não é o papel típico que os designers de PCB desempenham, embora seja possível que isso comece a acontecer no futuro.

Quando estiver pronto para criar um empilhamento de PCB e layout que forneça uma forte desacoplagem até as frequências de GHz e, assim, uma entrega de energia estável, use o conjunto completo de ferramentas de design de produtos em Altium Designer. As funcionalidades de CAD no Altium Designer permitem todos os aspectos do design de sistemas e produtos, variando desde embalagens e layout de PCB, até design de chicotes e cabos. Quando você terminar seu design e quiser liberar os arquivos para seu fabricante, a plataforma Altium 365 facilita a colaboração e o compartilhamento de seus projetos.

Apenas arranhamos a superfície do que é possível com Altium Designer no Altium 365. Comece seu teste gratuito do Altium Designer + Altium 365 hoje.