A Norma IEEE P370 para Interconexões de PCB de Alta Velocidade

Interconexões de PCB de alta velocidade continuam a ser um desafio ativo em modelagem e simulação, particularmente ao lidar com sinais de banda larga. O padrão IEEE P370 é um passo em direção a abordar os desafios enfrentados por muitos projetistas ao determinar parâmetros S de banda larga para estruturas de alta velocidade até 50 GHz. Embora este padrão esteja em desenvolvimento desde 2015, ele finalmente foi aprovado pela diretoria e aparece como um rascunho de padrão ativo.

Então, quais são os desafios abordados por este padrão, e como os engenheiros de integridade de sinal se beneficiarão? Se você é como eu, aborda problemas de integridade de sinal de uma direção diferente de alguém como Heidi Barnes ou Jason Ellison. Um lado da integridade de sinal é a previsão a partir de modelos empíricos ou fórmulas analíticas, enquanto o outro lado é sobre avaliação e caracterização a partir de medições do comportamento do sinal. O IEEE P370 aborda desafios do lado de teste e medição, particularmente para coletar medições específicas de estruturas de teste complexas em PCBs.

Explorando o Padrão IEEE P370

A norma IEEE P370 trata dos procedimentos de teste e medição para caracterização de interconexões elétricas até 50 GHz. Como parte das tarefas de teste e medição para um dispositivo sob teste em frequências altas, qualquer instrumento precisa se conectar ao DUT. Instrumentos de alta frequência como reflectômetros de domínio de tempo (TDRs) e analisadores de rede vetorial (VNAs) normalmente usam um conector coaxial para obter medições precisas, mas muitas estruturas reais em uma PCB ou outros pacotes eletrônicos não são coaxiais uma vez que criam uma interface com o DUT.

Como parte da norma, a IEEE P370 visa abordar desafios de modelagem e caracterização de interconexão em três áreas-chave do design de alta velocidade:

• Design de dispositivo de teste. Dispositivos de teste que fazem a interface entre um instrumento e o DUT (neste caso, uma interconexão elétrica) causam que os parâmetros S medidos do DUT sejam diferentes dos reais parâmetros S. O mesmo se aplica a outros conjuntos de parâmetros usados na caracterização do dispositivo.
• Desembutimento. O processo para obter os parâmetros S do DUT é feito com desembutimento. Infelizmente, diferentes instrumentos e ferramentas de software têm algoritmos diferentes para desembutimento. Parte deste problema é que um DUT e seus dispositivos de teste formam uma rede N-porta em cascata, e os parâmetros S não se cascateiam de maneira tão simples quanto os parâmetros ABCD.
• Garantindo a qualidade dos parâmetros S. Os três principais problemas na qualidade dos parâmetros S são garantir reciprocidade, passividade e causalidade.

Ao padronizar os dois primeiros pontos, aproximamo-nos de alguma padronização no terceiro ponto. Esta terceira área de modelagem de interconexão de alta velocidade é uma que permanece desafiadora até mesmo para os engenheiros mais experientes devido à natureza inerentemente limitada em banda das medições de banda larga. O IEEE P370 visa abordar essas inconsistências com as soluções delineadas na tabela a seguir.

Vamos olhar cada uma dessas áreas um pouco mais de perto para ver como as coisas podem mudar em breve para engenheiros de integridade de sinal.

Estruturas de Teste

Esta área do padrão IEEE P370 é dividida em duas áreas amplas: design de estrutura de teste e calibração. Ao usar estruturas de teste e de calibração padronizadas, podemos estar razoavelmente seguros de que dois engenheiros diferentes com dois instrumentos diferentes (ainda que comparáveis) podem produzir os mesmos resultados de parâmetro-S para um DUT dado usando um procedimento padrão. A estrutura de teste 2x-thru é recomendada sob P370; confira este artigo do Signal Integrity Journal para aprender mais sobre a estrutura 2x-thru e como ela é usada em desembutimento.

Existem duas estruturas padronizadas no IEEE P370 que podem ser usadas para calibração e verificação de desincorporação de fixação: as estruturas de linha e Beatty. A estrutura de linha é apenas uma linha de transmissão, para a qual os parâmetros S podem ser determinados a partir dos parâmetros ABCD da linha. A estrutura Beatty é uma cavidade ressonante localizada ao longo do centro de uma linha de transmissão, que possui um espectro de perda de retorno e perda de inserção particular para um determinado comprimento. Esta estrutura (veja abaixo) pode ser colocada em um cupom de teste ou protótipo para calibração de instrumentos, pois seus parâmetros S são bem conhecidos.

Desincorporação

O procedimento de desincorporação usa uma biblioteca de acesso aberto de parâmetros S padrão-ouro para estruturas de teste padrão especificadas no padrão IEEE P370. Como os parâmetros S da estrutura de teste são conhecidos ou fornecidos pelo padrão, então os parâmetros S da estrutura de teste podem ser removidos dos parâmetros S (DUT + estrutura de teste). Isso fornece apenas os parâmetros S do DUT, conforme mostrado no exemplo abaixo.

Qualidade do Parâmetro S

A qualidade de uma matriz de parâmetros S é definida nas seguintes três áreas:

• Causalidade. Ao ser usada para construir uma resposta ao impulso com um método padronizado, os parâmetros S não devem produzir artefatos causais na resposta no domínio do tempo.
• Reciprocidade. Se o DUT em questão é de fato recíproco, então os parâmetros S também devem ser recíprocos, ou seja, a matriz de parâmetros S é igual à sua própria transposta.
• Passividade. Isso está relacionado à reciprocidade pelo fato de que uma rede recíproca também deve ser uma rede passiva. Os parâmetros S precisam ser avaliados quanto à passividade, significando que não são funções da força do sinal de entrada.

Ao definir limites para essas métricas de qualidade, os projetistas que recebem dados de parâmetros S para seus componentes ou que colocam estruturas passivas em suas PCBs podem ter certeza de que suas simulações serão precisas. Isso resolve um grande problema de dados inconsistentes de parâmetros S.

Colocando Estruturas de Teste na Sua PCB

Os padrões aqui delineados são apenas padrões de design e análise como parte de teste e medição, que, em última análise, auxiliarão a simulação em solucionadores de campo. Quando estiver pronto para criar sua PCB com as estruturas de teste mostradas aqui, as utilidades avançadas de layout de PCB que você encontrará no Altium Designer podem ser usadas para criar estruturas de teste precisas para PCBs de alta velocidade. Você também será capaz de preparar rapidamente suas placas para fabricação e montagem.

Uma vez que você tenha criado sua placa ou cupom de teste com estruturas de teste compatíveis com IEEE P370, você pode compartilhar seus dados de design na plataforma Altium 365, oferecendo uma maneira fácil de trabalhar com uma equipe remota e gerenciar seus dados de design. Apenas arranhamos a superfície do que é possível fazer com o Altium Designer no Altium 365. Você pode verificar a página do produto para uma descrição de recursos mais aprofundada ou um dos Webinars Sob Demanda.