Проверка проекта высокоскоростной печатной платы: вопросы по целостности сигналов, которые нужно задавать всегда

Проверка проекта печатной платы охватывает множество аспектов конструкции — от базовых схем до технологичности производства. Для высокоскоростных цифровых систем такая проверка должна быть более специализированной и сосредоточенной на областях, которые обычно не рассматриваются в стандартных проверках на технологичность. Инструменты и процесс, необходимые для полноценной проверки высокоскоростной PCB с точки зрения целостности сигнала, зависят от конкретных интерфейсов, присутствующих в проекте, однако сравнение с некоторыми эмпирическими правилами и выполнение базовых расчетов помогут избежать многих более простых проблем с целостностью сигнала.

Могут ли они изготовить ваш стек слоев?

Высокоскоростные проекты, требующие контроля импеданса, работают корректно только тогда, когда стек слоев полностью задан — либо разработчиком, либо производителем. Хотя производители могут предоставлять стандартный стек слоев PCB, не все стандартные стеки подходят для высокоскоростных печатных плат. Это связано со многими факторами, наиболее распространенные из которых — толщина диэлектрика и требуемые значения ширины проводников в проектах, где необходим контроль импеданса. Поскольку во многих цифровых проектах требуется использование BGA, включая BGA с малым шагом выводов, стандартные стеки также могут не поддерживать переходные отверстия, необходимые для трассировки к этим компонентам.

Это означает, что вам как разработчику придется взять на себя контроль над проектированием стека слоев PCB. И в рамках проверки проекта вашей высокоскоростной цифровой системы вам нужно будет убедиться, что производственная площадка способна изготовить указанный вами стек слоев. Именно поэтому важно хорошо ориентироваться в коммерчески доступных материалах на рынке: вы сможете указать их в проекте стека слоев и быстро получить подтверждение от производителя, что он может изготовить такой стек слоев PCB.

Точны ли расчеты импеданса?

Поскольку ответ на этот вопрос зависит от конструкции стека слоев, его следует рассматривать после предыдущего вопроса. Чтобы сначала проверить конструкцию стека слоев, сначала подготовьте производственную документацию с таблицей стека слоев, а затем после подтверждения от производителя проверьте стек слоев и топологию PCB на соответствие ширины проводников и зазоров.

После подтверждения конструкции стека слоев можно использовать несколько калькуляторов для определения импеданса проводников и проверки проекта по данным в топологии PCB.

• Разработчики могут использовать ссылки на калькуляторы, размещенные на следующих страницах:
  • Калькулятор импеданса микрополосковой линии
  • Калькулятор импеданса стриплайна
  • Калькулятор импеданса дифференциальной микрополосковой линии
  • Калькулятор импеданса дифференциального стриплайна
• Пользователи Altium могут использовать калькулятор импеданса в Layer Stack Manager
• Можно использовать внешние утилиты, такие как SI9000 от Polar Instruments
• Более продвинутые симуляторы и полевые решатели могут предоставлять S-параметры
• Если ни один из этих вариантов не подходит, доступно множество онлайн-калькуляторов

Значения ширины проводников и расстояния между проводниками в дифференциальных парах следует использовать для оценки импеданса с помощью одного из этих дополнительных вариантов калькуляторов. Затем следует вернуться и проверить это для всех цепей с контролируемым импедансом в проекте.

Если вы работаете с исходными файлами PCB, например в Altium, скорее всего, там есть класс цепей, который можно выбрать и вручную проверить ширину/зазоры всех проводников в этом классе. Если вы проверяете производственные выходные данные, CAM-просмотрщик может показать значения ширины проводников, либо вы можете запросить эти данные у ответственного разработчика PCB.

Требования по таймингу

Цифровые системы могут включать широкий спектр требований по таймингу в зависимости от компонентов и схем в проекте. В прошлом системная тактовая разводка работала на более низких частотах и не была синхронна со всеми интерфейсами, что делало требования по таймингу на уровне системы весьма сложными. Сегодня высокоскоростные интерфейсы используют встроенные тактовые сигналы или тактирование с синхронизацией от источника, что переносит требования по таймингу с уровня системы на уровень интерфейса.

Чтобы определить работоспособность интерфейса, необходимо выполнить базовую проверку параллельных интерфейсов, интерфейсов с тактированием от источника и смешанных интерфейсов со встроенными тактовыми сигналами:

Как видно выше, требования по таймингу необходимо проверять как для дифференциальных, так и для однотактных интерфейсов, что требует проверки подстройки задержки, примененной в проекте.

Зазоры между проводниками

Зазоры между проводниками являются как элементом проверки на технологичность, так и элементом проверки проекта высокоскоростной PCB. В высокоскоростной печатной плате нас в первую очередь интересуют две области:

• Расстояние между однотактными проводниками и дифференциальными парами
• Зазоры до ближайшей копланарной медной заливки (если она присутствует на сигнальном слое)

Основная причина заключается в том, чтобы минимизировать перекрестные помехи, поскольку большое расстояние между проводниками — самый простой способ их контролировать.

Определение правильного расстояния между проводниками для минимизации перекрестных помех требует использования моделирования, включая базовые симуляции, которые можно выполнить методом моментов/методом граничных элементов (MoM/BEM) в вашем ПО для проектирования PCB. Например, инструмент Signal Integrity в Altium Designer можно использовать для получения базовой оценки перекрестных помех для конкретного времени нарастания. Сравнив результат с запасами по шуму в приемнике и выполнив моделирование на нескольких слоях, можно определить хорошую начальную оценку зазоров между высокоскоростными цепями.

Ниже показан простой пример, в котором логика 3,3 В создает перекрестные помехи в затронутом проводнике; расчет выполнен с помощью инструмента Signal Integrity в Altium Designer (теперь входит в состав Altium Develop). Процесс подбора идеального значения расстояния между проводниками будет рассмотрен в других статьях.

Если вы не знаете, как определить перекрестные помехи между двумя проводниками, или у вас нет приложения-калькулятора, способного выполнять такие расчеты, можно задать требование расстояния 3W между высокоскоростными цепями. Это достаточно большое расстояние для большинства проектов, включая очень тонкие слои в UHDI PCB.

Для финальной проверки моделирование может помочь

Проверка на технологичность и проверка BOM — всегда хорошая идея, даже для высокоскоростных проектов PCB. Но для задач, связанных с целостностью сигнала, этих проверок недостаточно для подтверждения параметров, относящихся к перечисленным выше областям. Вместо этого вам понадобится способ быстро перенести проект в приложение для моделирования, чтобы можно было проверить указанные выше аспекты.

• Ansys CoDesigner для моделирования проекта в SIwave, HFSS и т. д.
• SI Analyzer от Keysight для визуализации тайминга и импедансаЭкспорт ODB++ для использования в Simbeor при анализе соответствия канала требованиям

Наконец, простая проверка DRC позволит выявить стандартные проблемы технологичности и нарушения ограничений, влияющие на все типы проектов PCB, включая высокоскоростную топологию PCB. Если вы тщательно собрали данные о возможностях производителя и ограничениях изготовления, вы сможете включить их в правила проектирования PCB и выполнить комплексные проверки после завершения топологии платы.

Независимо от того, нужно ли вам создавать надежную силовую электронику или передовые цифровые системы, Altium Develop объединяет все дисциплины в единую совместную силу. Без разобщенности. Без ограничений. Это пространство, где инженеры, разработчики и новаторы работают как единое целое, создавая без барьеров. Оцените возможности Altium Develop уже сегодня!