Thiết kế PCB: Tỷ lệ khía cạnh là gì và Tại sao chúng lại Quan trọng?

Zachariah Peterson
|  Created: Tháng Hai 27, 2018  |  Updated: Tháng Bảy 11, 2024
Tỷ lệ khía cạnh và Tầm quan trọng của chúng đối với PCB đa lớp

 

Bất kỳ via nào trên PCB cũng có thể gây ra vấn đề về độ tin cậy, liên quan đến kích thước của via và vật liệu được sử dụng trong PCB. Khi một via được đặt trên PCB, kích thước mũi khoan và độ sâu vào PCB xác định tỷ lệ khía cạnh của via. Đây là tham số quan trọng quyết định độ tin cậy của via. Khả năng sản xuất đáng tin cậy các via với tỷ lệ khía cạnh khác nhau phụ thuộc vào một số yếu tố. Ví dụ, một số nhà sản xuất sẽ báo giá cho bạn các via với tỷ lệ khía cạnh cao mà họ có thể sản xuất và chứng minh độ tin cậy trong kiểm tra căng thẳng tăng tốc.

Tỷ lệ khía cạnh via bạn sử dụng trong PCB của mình phụ thuộc vào kích thước mũi khoan bạn có thể sản xuất đáng tin cậy cho bảng mạch. Có một số hạn chế thực tế và quy tắc ngón tay cái cần xem xét khi thiết kế các via của bạn để có tỷ lệ khía cạnh mục tiêu. Tôi sẽ xem xét một số điểm này trong bài viết này, cả cho các via khoan cơ học và microvias.

Tỷ Lệ Khía Cạnh Via trong Thiết Kế PCB Là Gì?

Tỷ lệ khía cạnh của một via trong PCB có một định nghĩa toán học rất đơn giản. Tỷ lệ khía cạnh via là tỷ lệ giữa độ sâu khoan và đường kính mũi khoan được sử dụng để sản xuất via:

AR = (Độ sâu khoan)/(Đường kính mũi khoan)

Đối với các PCB có độ dày tiêu chuẩn, nơi mà độ dày là 62 mils hoặc 1,57 mm, tỷ lệ khía cạnh tối đa bạn có thể mong đợi cho các vias xuyên qua được khoan cơ học là 10:1. Điều này là bởi vì đường kính khoan nhỏ nhất thường được sử dụng cho việc sản xuất PCB là 6 mils, và giá trị này với độ dày tiêu chuẩn cho tỷ lệ tối đa 10:1. Do việc tiêu thụ dụng cụ trong các khoan đường kính 6 mils nhanh hơn so với các khoan lớn hơn, chi phí cao hơn của các vias 6 mils được khắc phục bằng cách sử dụng đường kính khoan lớn hơn, điều này cho tỷ lệ khía cạnh nhỏ hơn.

Tôi thường sử dụng khoan đường kính 10 mils ở mức thấp nhất trừ khi một bản in chân BGA hoặc bản in chân kết nối mật độ cao yêu cầu tôi sử dụng đường kính khoan nhỏ hơn. Nói cách khác, tôi có thể mong đợi tỷ lệ khía cạnh tối đa 6:1 trong hầu hết các PCB tôi thiết kế.

Tỷ Lệ Khía Cạnh và Độ Tin Cậy của Via PCB

Giờ đây, khi chúng ta đã xác định các giá trị tỷ lệ khía cạnh tiêu biểu, tỷ lệ khía cạnh của một via ảnh hưởng như thế nào đến độ tin cậy của nó?

Đây là một câu hỏi quan trọng vì nó một phần liên quan đến sự khác biệt về độ tin cậy giữa các lỗ khoan cơ học và các lỗ khoan bằng laser được sử dụng trong các PCB HDI. Như một quy tắc chung, chủ yếu để đảm bảo độ tin cậy của các cấu trúc mạ khoan, các giới hạn tiêu biểu về tỷ lệ khía cạnh như sau:

  • Vias xuyên lỗ: 12:1 hoặc nhỏ hơn
  • Vias khoan bằng laser mù/chôn: 1:1 hoặc nhỏ hơn

Đương nhiên, đây chỉ là những quy tắc chung, và tất cả quy tắc chung đều có thể bị phá vỡ. Trường hợp của một via xuyên lỗ khoảng 12:1 với mũi khoan 7 mil chỉ điển hình trong một tấm mạch dày 2 mm. Các trường hợp bạn bắt đầu thấy vias xuyên lỗ với tỷ lệ cao thường xuất hiện trong các PCB không chuẩn có độ dày lớn hơn, và trong trường hợp như vậy, việc tham khảo ý kiến của nhà sản xuất về kích thước khoan cho vias xuyên lỗ là cần thiết.

Được nói như vậy, tôi nhớ đã tham quan Summit Interconnect vào năm 2021, và quản lý kỹ thuật quy trình của họ đã nói rằng họ có thể sản xuất đáng tin cậy các vias tỷ lệ cao với mũi khoan 6 mil và chứng minh độ tin cậy của chúng. Kinh nghiệm của nhà sản xuất và khả năng chứng minh độ tin cậy là rất quan trọng ở đây và điều này nhấn mạnh nhu cầu liên hệ với họ sớm, đặc biệt là khi bảng mạch của bạn không chuẩn.

Một yếu tố khác thường không được xem xét là độ dày của lớp phủ trong lỗ via. Thông thường, độ dày này có thể là khoảng 1 mil, nhưng bạn có thể yêu cầu nhà sản xuất của mình phủ dày hơn. Các bức tường via với đồng dày hơn sẽ đáng tin cậy hơn, vì vậy không có gì ngạc nhiên khi bạn có thể mong đợi tỷ lệ khía cạnh cao hơn khi lớp phủ dày hơn.

Điều tương tự áp dụng khi sử dụng các via mù và via chôn, dù là khoan bằng laser hay khoan cơ học. Thực tế, đối với các via khoan bằng laser, đặc biệt là những via sẽ được xếp chồng lên nhau, tỷ lệ khía cạnh thấp hơn trở nên phổ biến hơn ở số lượng lớp cao hơn, chủ yếu vì độ dày của điện môi giảm đi.

Laser-Drilled Microvias và Tỷ Lệ Khía Cạnh PCB Lớn Hơn

Microvias cũng có thể có tỷ lệ khía cạnh lớn hơn tùy thuộc vào kích thước của lỗ khoan và chất lượng của lớp phủ đồng bọc trong quá trình lắp ghép tuần tự. Đối với các via xuyên lỗ, các tiêu chuẩn độ tin cậy của IPC cũng quy định tỷ lệ khía cạnh via trong khoảng từ 6:1 đến 8:1. Một tỷ lệ khía cạnh via của 8:1 được coi là một khả năng yêu cầu đối với các nhà sản xuất PCB.: Theo IPC-T-50M, microvia khoan bằng laser nên có tỷ lệ khía cạnh tối đa là 1:1.

Điều này có thể xuất phát từ một vài khả năng:

  • Việc sử dụng skip vias để vượt qua hai lớp hoặc nhiều hơn
  • Việc sử dụng điện môi dày hơn trong các lớp xây dựng HDI
  • Quy trình mới lạ mà đặt vias đường kính nhỏ trong các lớp dày

Xếp chồng microvias không nhất thiết giống như sử dụng một via tỷ lệ khía cạnh cao đơn lẻ. Độ tin cậy trong một chồng sẽ phụ thuộc vào tỷ lệ khía cạnh của một via cá nhân và số lượng vias trong chồng. Ngày nay, các nhà sản xuất HDI có chuyên môn để xây dựng ELIC layer stackups, sẽ xếp chồng microvias mù/chôn xuyên suốt PCB stack-up. Nếu bạn có một PCB đếm lớp cao với BGAs khoảng cách nhỏ, và bạn chọn lựa con đường microvia xếp chồng, hãy chắc chắn bạn liên hệ với nhà sản xuất của mình và xác định tỷ lệ khía cạnh phù hợp cho microvias trong chồng để đảm bảo độ tin cậy.

Thách thức Mạ Via PCB

Khoan vias sẽ yêu cầu một số hiểu biết về những tinh tế liên quan đến việc thêm độ sâu vào mạch của bạn và thêm nhu cầu sản xuất. Tỷ lệ khía cạnh via PCB ảnh hưởng đến độ khó mà bên trong có thể được mạ. Đồng được đặt trên bên trong của một via bằng dung dịch mạ. Dung dịch mạ phải có khả năng thấm vào lỗ via bằng hành động mao dẫn để hoàn toàn mạ bên trong của via.

Vật lý và hóa học liên quan đến việc mạ cột vi lượng rất thú vị. Trong quá trình hành động mao dẫn, lực căng bề mặt kéo dung dịch mạ vào trong lỗ via, và đồng bắt đầu được đặt mỏng dọc theo tường. Do meniscus hình thành tại bề mặt của dung dịch, tiền chất đồng được tiêu thụ nhanh chóng từ dung dịch ở các khu vực sâu hơn của lỗ via. Kết quả là, các phần bên trong của một thân via có thể có lớp mạ mỏng hơn so với ở các cạnh của lỗ via.

 Plated vias and traces on a PCB

Lỗ via có đường kính nhỏ trên bảng mạch HDI

Nếu tỷ lệ khía cạnh của lỗ via trên PCB lớn hơn, thì có nguy cơ lớp đồng được mạ trên tường via sẽ mỏng hơn, và trung tâm của lỗ via như vậy sẽ dễ bị nứt vỡ hơn dưới áp lực nhiệt. Điều này có thể được giải quyết bằng cách điều chỉnh độ nhớt của dung dịch mạ, nhưng thực tế hơn, phương pháp bù đắp hiệu ứng này là thiết lập sức ném phù hợp trong quá trình mạ điện cho lỗ via có tỷ lệ khía cạnh cao. Điều này không chỉ cải thiện sức mạnh cấu trúc của lỗ via mà còn cải thiện độ tin cậy của nó chống lại áp lực nhiệt.

Dù bạn cần xây dựng điện tử công suất đáng tin cậy hay hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ và công cụ CAD hàng đầu thế giới trong Altium Designer®. Để thực hiện sự hợp tác trong môi trường đa ngành nghề ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365 để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay, hoặc liên hệ với một trong những chuyên gia của chúng tôi để biết thêm thông tin về tỷ lệ khía cạnh trong thiết kế PCB.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Tài liệu kỹ thuật liên quan

Back to Home
Thank you, you are now subscribed to updates.