Trọng lượng đồng ảnh hưởng đến tính toàn vẹn tín hiệu trong PCB UHDI như thế nào?

Tôi đã nói về những lý do vì sao bề rộng đường mạch nhỏ hơn và khoảng cách nhỏ hơn đòi hỏi trọng lượng đồng thấp hơn trong các video và bài viết. Lý do chính là các nhà sản xuất không thể ăn mòn đồng xuống các giá trị bề rộng và khoảng cách đường mạch rất nhỏ, chẳng hạn 2 mil/50 micron, khi lá đồng nền có kích thước tương đương với bề rộng đường đồng. Vì lý do này, các bề rộng và khoảng cách nhỏ nhất được dùng trong PCB HDI thường có các đường mạch với tỷ lệ hình dạng gần vuông hơn là hình thang rộng. Điều này đặc biệt đúng với các lớp stripline.

Khi mà màng đồng mỏng hơn tương ứng với bề rộng đường mạch nhỏ hơn, trở kháng đường truyền sẽ thay đổi như thế nào? Và cụ thể hơn, trở kháng đường truyền sẽ biến thiên ra sao với một mức thay đổi nhất định của chiều dày đồng? Đây là những câu hỏi quan trọng vì chúng sẽ ảnh hưởng đến mức biên độ sai số mà bạn có thể chấp nhận trong mô phỏng của đường truyền, ăng-ten, mạch RF in, hoặc bất kỳ mạch nào khác yêu cầu đồng phải duy trì kiểm soát trở kháng. Tôi sẽ xem xét các điểm này trong bài viết này, đồng thời đưa ra một số dữ liệu về biến thiên trở kháng đường truyền khi có sai lệch thực tế trong chiều dày màng đồng.

Đồng trông như thế nào trong UHDI

Như đã đề cập ở trên, các đường đồng trong thiết kế UHDI có tiết diện gần vuông hơn thay vì tiết diện hình chữ nhật hoặc hình thang điển hình. Quá trình ăn mòn kiểu trừ là nguyên nhân tạo ra tiết diện hình thang; điều này là do chất ăn mòn tiếp tục bào mòn trên bề mặt lộ ra của lá đồng. Khi trọng lượng đồng giảm, thời gian ăn mòn ngắn hơn, và điều này làm giảm hệ số ăn mòn của đường mạch, khiến nó có dạng vuông hơn.

Ranh giới phân chia điển hình giữa HDI và UHDI là tại điểm chúng ta cần sử dụng các quy trình cộng; SAP or mSAP là cần thiết để chế tạo các bề rộng đường mạch dưới 50 micron dùng trong thiết kế UHDI. Với quy trình cộng, sẽ không có bước ăn mòn và phần đồng được lắng đọng sẽ có dạng vuông hơn nhiều so với đồng được ăn mòn. Hình ảnh dưới đây cho thấy một ví dụ về các đường mạch được lắng đọng theo phương pháp cộng trên màng buildup Ajinomoto (ABF) dưới dạng stripline. Các đường mạch được lắng đọng trên ABF rồi sau đó được phủ bởi một lớp liên kết để tạo thành stripline.

Mức độ biến thiên trên các đường mạch này là khá nhỏ, chỉ vài micron trên các đường mạch được hiển thị trong hình bên trái. Hãy so sánh điều này với kích thước tiết diện, xấp xỉ 40 micron theo cả phương ngang và phương dọc. Cũng hãy so sánh mức biến thiên này với một đường mạch được ăn mòn điển hình, nơi chỉ riêng độ nhám cũng có thể chiếm vài micron, và độ đồng đều cạnh cùng độ phẳng của lá đồng có thể tạo ra sai lệch tương tự.

Xét về tính toàn vẹn tín hiệu, điều này đặt ra hai câu hỏi quan trọng:

1. Biến thiên chiều dày đồng ảnh hưởng đến trở kháng như thế nào?
2. Những ảnh hưởng này khác nhau ra sao giữa các mức trọng lượng đồng tiêu chuẩn và chiều dày màng trong UHDI?

Nghiên cứu tác động lên trở kháng ở mức trọng lượng đồng lớn và nhỏ

Trước tiên, hãy xem điều gì xảy ra trong các cấu trúc PCB tiêu chuẩn điển hình. Trọng lượng đồng nền thường là 0,5 oz trên mỗi foot vuông đối với lá nền, và các lớp ngoài được mạ lên khoảng 1,0 oz trên mỗi foot vuông chiều dày đồng để chế tạo các via lỗ xuyên.

Trong một thiết kế HDI được sản xuất bằng ăn mòn kiểu trừ, trọng lượng đồng nền có thể bắt đầu từ 0,25 oz trên mỗi foot vuông để cho phép bề rộng đường mạch và khoảng cách nhỏ hơn. Sau đó các lỗ có thể được mạ chọn lọc để trọng lượng phù hợp không bị ảnh hưởng trong quá trình chế tạo microvia, và các lớp ngoài có thể được xử lý về mức từ 0,5 oz đến 1,0 oz trên mỗi foot vuông. Trong PCB UHDI được chế tạo theo phương pháp cộng, trọng lượng đồng có thể thấp tới 1/8 oz trên mỗi foot vuông.

Chúng ta có thể dùng Layer Stack Manager in Altium Designer để tính toán các thay đổi về trở kháng khi thay đổi trọng lượng đồng quanh các giá trị này trong khi giữ nguyên cùng một bề rộng đường mạch. Điều này cho phép chúng ta trích xuất một đường cong cho thấy trở kháng thay đổi như thế nào khi trọng lượng đồng thay đổi do các biến thiên tự nhiên của quy trình.

Kết quả

Sau khi chạy nhiều mô phỏng với bề rộng đường mạch được giữ cố định và thay đổi trọng lượng đồng, các đường cong hiển thị bên dưới đã được trích xuất cho stripline và microstrip nhắm tới trở kháng 50 Ohm. Các đường cong này cho thấy xu hướng dốc xuống tổng quát của trở kháng khi đồng tăng nhẹ, điều này phù hợp với trực giác của chúng ta về trở kháng đường mạch. Tuy nhiên, dữ liệu nội suy và đạo hàm của nó cho thấy sự thay đổi trở kháng đường mạch sẽ lớn hơn khi chiều dày màng đồng ban đầu nhỏ hơn.

Bây giờ hãy so sánh những thay đổi về chiều dày này trong đồ thị phía trên với những thay đổi về chiều dày thấy được trong ảnh SEM của các stripline trên ABF. Chỉ riêng do sai lệch vài micron trong quy trình lắng đọng cộng, chúng ta có thể kỳ vọng biến thiên 1,5–2 Ohm trong trở kháng đường mạch đối với một stripline 50 Ohm. Nếu bạn có giá trị dung sai tiêu chuẩn 10% cho trở kháng đường mạch, điều đó tương đương với việc khoảng 30–40% biên độ cho phép của bạn đã bị “ăn mất” bởi các biến thiên quy trình.

Thế còn một bo mạch được ăn mòn kiểu trừ thì sao? Mức biến thiên tương tự (vài micron) là điển hình của những gì chúng ta thấy ở lớp đồng được làm nhám cho stripline. Các đồ thị cho thấy mức biến thiên trở kháng nhỏ hơn (khoảng 50%). Tuy nhiên, ở đây tác động lại quan trọng hơn xét theo tổn hao do hiệu ứng bề mặt tăng lên, vốn tự nó cũng tạo ra biến thiên trở kháng ở tần số cao.

Điều này có ý nghĩa gì đối với tính toàn vẹn tín hiệu

Kết quả ở trên đối với bo mạch UHDI được chế tạo theo phương pháp cộng có nghĩa là, trên thực tế, PCB được chế tạo của bạn chỉ có mức dung sai trở kháng cho phép khoảng 6–7%, chứ không phải 10%.

Vài điểm phần trăm có thể nghe có vẻ nhỏ, vậy điều này ảnh hưởng đến tính toàn vẹn tín hiệu như thế nào? Về cơ bản, nó đòi hỏi bạn phải tăng biên độ an toàn được chấp nhận trong đồ thị S-parameter khi xác định băng thông kênh. Có một de facto -10 dB S11 limit, vượt quá ngưỡng này thì chúng ta thường xem trở kháng đã lệch quá xa khỏi giá trị mục tiêu. Điều này sẽ yêu cầu bạn áp dụng thêm biên độ an toàn, có thể đặt giá trị tổn hao tối đa xuống thấp tới -15 dB để đảm bảo đủ dư địa.

Trong các kênh nối tiếp băng thông cao hoặc các kênh song song dày đặc gặp nhiều xuyên nhiễu, từng chút biên độ nhiễu đều quan trọng, và đó là nơi các tổn hao được quan sát thấy trong phép đo hoặc mô phỏng biểu đồ mắt. Hiện vẫn chưa có đủ phương pháp thiết kế để tính đến sai lệch này ngoài việc xem xét dải biến thiên tiềm năng trong các S-parameter, vốn có thể được mô phỏng hoặc đo trên các coupon kiểm tra.

Dù bạn cần phát triển thiết bị điện tử công suất đáng tin cậy hay các hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ và các công cụ CAD đẳng cấp thế giới của Altium. Altium cung cấp nền tảng phát triển sản phẩm điện tử hàng đầu thế giới, đi kèm các công cụ thiết kế PCB tốt nhất trong ngành và các tính năng cộng tác liên ngành cho các nhóm thiết kế tiên tiến. Liên hệ với chuyên gia của Altium ngay hôm nay!