Cách Bắt Đầu Bố Trí PCB FPGA Cho Hệ Thống Nhúng của Bạn

FPGA thường được đóng gói dưới dạng quad hoặc BGA, có thể khó để lập kế hoạch bố trí, đặc biệt là với số lượng I/O lớn thường được triển khai trong các thành phần này. FPGA mang lại nhiều lợi ích về khả năng cấu hình lại, nhưng chúng có thể yêu cầu nhiều nỗ lực để sắp xếp và định tuyến mà không gặp rắc rối. Nếu bạn chưa bao giờ làm việc với FPGA trong bố cục PCB của mình, chúng tôi có một số hướng dẫn có thể giúp bạn bắt đầu.

Việc tạo bố cục PCB cho FPGA chủ yếu khó khăn vì nó đòi hỏi phải lập kế hoạch bố trí đáng kể phải phù hợp với thiết kế hệ thống tổng thể. Thiết kế hệ thống FPGA có thể quy định vị trí một số thành phần cần được đặt và định tuyến trong bố cục PCB, và ngược lại. Nếu bạn đã lập kế hoạch bố trí hệ thống của mình, thì bạn có thể sẽ dễ dàng hơn trong việc xây dựng ứng dụng của mình và triển khai nó trên FPGA một cách thành công. Để bắt đầu, chúng ta sẽ xem xét cách suy nghĩ về cấu trúc xếp chồng và kênh định tuyến trong FPGA của bạn vì những điểm này sẽ thúc đẩy nhiều lựa chọn trong bố cục PCB.

Cấu trúc xếp chồng và Định tuyến trong Bố cục PCB của FPGA

Để bắt đầu với một FPGA, điều quan trọng cần lưu ý là ngày nay, các FPGA tiên tiến với số lượng I/O từ trung bình đến cao thường được đóng gói trong BGA. FPGA trong QFP cũng có sẵn, nhưng các thành phần tiên tiến nhất sẽ được cung cấp trong gói BGA. Lý do cho điều này khá đơn giản: bạn có thể chứa được nhiều I/O hơn trong một gói BGA, và bạn có thể giảm kích thước thành phần nếu một FPGA được đóng gói trong BGA.

Vì vậy, để bắt đầu, hãy đảm bảo bạn thiết kế stackup cho bố cục PCB của FPGA đáp ứng một số yêu cầu đơn giản:

• Xếp chồng các lớp nguồn và tín hiệu với các lớp mặt đất trong cấu trúc PCB
• Sử dụng phương pháp tiêu chuẩn trong BGA để xác định số lượng lớp tín hiệu cần thiết cho việc định tuyến (Số lớp tín hiệu = số hàng có tín hiệu/4)
• Đối với các I/O tốc độ cao, hãy chắc chắn bạn làm cho lớp ngoài mỏng đủ để loại bỏ nhu cầu phải thu hẹp
• Sử dụng mặt đất và/hoặc điền mặt đất để hỗ trợ định tuyến tốc độ cao với kiểm soát trở kháng

Các hướng dẫn được nêu ở đây áp dụng cho bất kỳ BGA nào, nhưng chúng rất quan trọng trong FPGA. FPGA thường được sử dụng vì nó cung cấp quyền truy cập vào nhiều giao diện tốc độ cao không có sẵn trong một thành phần chậm hơn như MCU/MPU. Ngay cả trong BGA có khoảng cách dưới mm, bạn không cần phải thực hiện thực hành thiết kế HDI, nhưng bạn vẫn nên thực hiện một cấu trúc xếp chồng cho phép loại định tuyến bạn cần để đảm bảo tính toàn vẹn của tín hiệu, tính toàn vẹn của nguồn và EMC.

Ví dụ về Cấu trúc Xếp chồng

Lớp xếp chồng dưới đây cung cấp nhiều kênh định tuyến trên nhiều lớp. Nếu có nhiều hơn hai hàng/cột I/O trên FPGA, thì bạn sẽ phải dành nhiều lớp tín hiệu cho các nhóm I/O này. Có thể thêm các lớp khác để hỗ trợ các tín hiệu khác không dành riêng cho FPGA, hoặc cho các giao diện khác (tương tự, SPI, v.v.).

Trong lớp xếp chồng này, chúng tôi đã thực hiện các bước tốt nhất có thể để cung cấp sự cách ly trong các kênh khác nhau, cung cấp đủ không gian và lớp cho việc định tuyến nguồn, và nhiều mặt đất để kiểm soát đường trở về. Việc xen kẽ các lớp mặt đất giữa tín hiệu và PWR rất quan trọng vì nó cung cấp kiểm soát đường trở về cần thiết để đảm bảo các yêu cầu EMC được thoả mãn. Trong lớp xếp chồng này chỉ có 1 lớp nguồn được liệt kê, mặc dù nguồn cũng có thể được định tuyến trên các lớp tín hiệu khi cần thiết để kết nối với các đường ray nhỏ hơn. Các hệ thống dòng điện cao hơn có thể sử dụng nhiều lớp nguồn song song nếu cần.

Kết nối Quạt SOM Board-to-Board

FPGA thường được đặt xa các cạnh của bảng mạch để các kênh định tuyến có thể được mở rộng ra ngoài. Tuy nhiên, có một phương pháp thay thế cho việc đặt FPGA. Thay vì đặt FPGA như một thành phần, nó có thể được cung cấp trên một hệ thống trên mô-đun (SOM) từ nhà cung cấp linh kiện hoặc từ một công ty bên thứ ba. Việc đặt như một SOM đòi hỏi phải mở rộng các kết nối giữa bảng mạch có thể có số chân rất cao. Một ví dụ được hiển thị bên dưới.

Tùy thuộc vào dấu chân của kết nối giữa các bảng mạch, bạn có thể cần một chiến lược mở rộng và các quy tắc thiết kế mà bạn có thể sử dụng trên FPGA. Thông thường, người ta thấy nhiều kết nối được nhóm lại trong một bố cục hình vuông xung quanh bảng mạch SOM hoặc tại các cạnh.

Lập Kế Hoạch cho Định Tuyến

Như chúng ta có thể thấy từ tất cả các thảo luận ở trên, việc bố trí và định tuyến PCB hiệu quả với FPGA đều xoay quanh việc làm việc với BGA, vì vậy các chiến lược định tuyến được sử dụng trong các BGA khác cũng sẽ áp dụng cho FPGA. Có một số chiến lược đơn giản cần thiết cho việc định tuyến tín hiệu ra khỏi một FPGA lớn:

• Hãy chắc chắn rằng bản in chân BGA của FPGA của bạn chính xác và tuân thủ các yêu cầu DFM
• Chọn fanout phù hợp cho BGA của bạn để các tín hiệu có thể đạt được các chân
• Tạo ra các kênh trên mỗi lớp nơi các giao diện cụ thể sẽ được định tuyến
• Sắp xếp các thiết bị ngoại vi xung quanh I/O để tránh việc định tuyến qua lại xung quanh bảng mạch
• Tận dụng các quy tắc thiết kế của bạn để đảm bảo kiểm soát trở kháng
• Thiết lập hình học cặp vi sai của bạn sao cho trở kháng chủ yếu do khoảng cách từ trace đến mặt đất, không phải khoảng cách giữa các trace

Các thách thức về vị trí đặt khác thường liên quan đến việc đặt tụ điện trên các chân nguồn xung quanh FPGA để cung cấp sự giải nhiễu. Với các gói BGA, điều này thuận tiện hơn nhiều vì bạn có thể đặt những tụ điện đó qua các chân ở mặt sau của FPGA. Hãy chắc chắn bạn chỉ định via-in-pad trong tài liệu sản xuất của bạn nếu bạn sử dụng các tụ điện kích thước lớn hơn. Nếu bạn đang làm việc với một số tiêu chuẩn tín hiệu nhanh nhất, thì bạn nên chọn các kích thước gói nhỏ hơn (dưới 0402) để đảm bảo phản hồi nhanh nhất có thể trong mạng lưới giải nhiễu của bạn.

Đối với các tín hiệu tốc độ cao, nơi cần phải khớp chiều dài chính xác trong một bus song song lớn (như DDR4 hoặc cao hơn) và giữa nhiều cặp vi sai (như trong PCIe), bạn sẽ cần phải tính đến thời gian bay qua FPGA. FPGA có kích thước lớn về mặt vật lý có thể yêu cầu tín hiệu di chuyển qua linh kiện để tín hiệu có thể rời khối logic và đạt đến chân I/O. Đôi khi, chúng nằm ở hai bên đối diện của FPGA, vì vậy sẽ có một độ trễ lan truyền lớn được thêm vào thời gian di chuyển của tín hiệu. Thời gian bay bổ sung này có thể được bao gồm trong thông tin độ trễ gói-chân của FPGA. Nếu tín hiệu của bạn chuyển qua một via, đừng quên tính đến độ trễ của via (xem liên kết trước).

Khi bạn cần đặt một FPGA vào bố cục PCB của mình và định tuyến tín hiệu đến các linh kiện khác, hãy sử dụng bộ tính năng bố cục PCB tốt nhất trong Altium Designer®. Khi bạn đã hoàn thành PCB và bạn sẵn sàng chia sẻ thiết kế của mình với các cộng tác viên hoặc nhà sản xuất của bạn, bạn có thể chia sẻ thiết kế đã hoàn thành thông qua nền tảng Altium 365™. Mọi thứ bạn cần để thiết kế và sản xuất điện tử tiên tiến có thể được tìm thấy trong một gói phần mềm.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.