Xem xét về Định tuyến với Công nghệ Ultra HDI

Công nghệ Ultra HDI không phải là công nghệ “mới” đối với ngành công nghiệp PCB, nó đã được sử dụng trong các bảng mạch in của điện thoại thông minh và các ứng dụng có khối lượng cao khác trong nhiều năm, và có những quy tắc thiết kế cụ thể cần tuân theo trong những môi trường sản xuất tự động hóa, khối lượng cực lớn này.  Ultra HDI mới được áp dụng trong các ứng dụng có khối lượng từ thấp đến trung bình, đa dạng về mẫu mã.  Hiện nay, nhiều nhà sản xuất đang cung cấp công nghệ này, và ngành công nghiệp đang vượt qua giai đoạn học hỏi cách xử lý công nghệ này trong môi trường có nhiều biến số hơn so với những cơ sở có khối lượng cực lớn. Những nhà sản xuất này đang làm việc với cộng đồng thiết kế để phát triển một bộ quy tắc thiết kế nhằm hướng dẫn các thiết kế PCB đạt hiệu suất cao hơn và khả năng sản xuất.  

Để làm rõ định nghĩa về ultra HDI, IPC đã thành lập một nhóm làm việc về ultra HDI đã định nghĩa danh mục công nghệ này là thiết kế bảng mạch in bao gồm một hoặc nhiều các thông số sau:

• Độ rộng dây dưới 50 µm
• Khoảng cách dưới 50 µm 
• Độ dày điện môi dưới 50 µm
• Đường kính vias vi mô dưới 75 µm
• Đặc tính sản phẩm vượt quá tiêu chuẩn IPC 2226 cấp C hiện tại

Loạt bài blog này đề cập đến phương pháp sản xuất và câu hỏi thiết kế, và liên kết đến các bài blog trước được bao gồm ở cuối bài viết này.

Hôm nay, hãy cùng khám phá ảnh hưởng của các dấu vết và khoảng cách siêu mịn này đối với trở kháng.  Eric Bogatin và nhóm của ông đã phát hành một bản trắng về chủ đề này, và tôi cũng sẽ liên kết nó ở cuối bài viết này nếu bạn muốn khám phá chi tiết hơn. 

Một lợi ích rõ ràng khi sử dụng những dòng và dấu vết mịn này là khả năng giảm đáng kể số lượng lớp cho BGA có số chân cao.  Tuy nhiên, nếu trở kháng là một vấn đề, những dấu vết dòng siêu mịn này trong khu vực thoát BGA sẽ có trở kháng cao hơn so với các khu vực định tuyến 50-ohm.   Câu hỏi trở thành vấn đề là ảnh hưởng như thế nào khi xem xét sự khác biệt về trở kháng và khoảng cách của khu vực dấu vết trở kháng cao so với tổng chiều dài của dấu vết trước khi sự không khớp trở kháng trở thành vấn đề. 

Hình 3. Hình học của hai khu vực. Khu vực phá vỡ là đường dẫn hẹp hơn, trong khi khu vực đồng nhất được giả định là đường dẫn rộng hơn.

Bài báo này khám phá không gian thiết kế và phương pháp tham khảo khi xác định điều gì sẽ được chấp nhận, kết luận rằng ảnh hưởng đối với khu vực định tuyến hẹp sẽ đến từ sự phản xạ.  Ảnh hưởng từ sự phản xạ của nó có thể được giữ ở mức chấp nhận được nếu chiều dài khu vực đường dẫn hẹp có thể được giữ ngắn đủ.  Mức độ ngắn đủ có thể được ước lượng với một mô phỏng đơn giản.  Trong khu vực phá vỡ, có thể sử dụng một đường dẫn hẹp bằng một nửa chiều rộng của đường dẫn trong khu vực định tuyến và vẫn đạt được tổn thất trở lại chấp nhận được ở băng thông cao.  Áp dụng phương pháp này có thể giảm tổng số lớp của bảng mạch và có khả năng đơn giản hóa tổng thể độ phức tạp của bảng mạch in.

Nhiều ứng dụng không có ràng buộc này và tận dụng các đường dẫn và khoảng cách siêu mịn này để tận dụng lợi thế định tuyến của chúng một cách tối đa.

Trong ví dụ trên, chỉ cần điều chỉnh chiều rộng và khoảng cách của đường dẫn từ 75 micron xuống còn 19 micron đã đáng kể giảm số lớp định tuyến cần thiết. Mặc dù đây là một ví dụ được dựng lên, nó minh họa tầm quan trọng của việc hiện nay có sẵn công nghệ HDI siêu cao độ phân giải cho các ứng dụng sản xuất với khối lượng thấp đến trung bình, đa dạng sản phẩm.

Một góc nhìn khác là khả năng giữ nguyên số lớp nhưng giảm đáng kể kích thước tổng thể của bảng mạch in. Điều này thường được thấy khi việc định tuyến đơn giản, như một mạch linh hoạt đơn lớp hoặc hai mặt.

Cách áp dụng tốt nhất các tính năng HDI siêu cao độ phân giải phụ thuộc vào mục tiêu dự án. Khi xem xét chiến lược định tuyến, cũng quan trọng là phải nhớ rằng không cần áp dụng các tính năng HDI siêu cao độ này cho mọi lớp. Các đặc điểm đường dẫn mảnh thường được tạo ra bằng cách sử dụng phương pháp sản xuất cộng hưởng hoặc bán cộng hưởng thay vì quy trình khắc trừ truyền thống. Tuy nhiên, các quy trình cộng hưởng và bán cộng hưởng cũng có thể được sử dụng để tạo ra các kích thước đặc điểm lớn hơn. Những quy trình này tạo ra các mẫu đường dẫn chính xác hơn và có thể dẫn đến sự chênh lệch trở kháng chặt chẽ hơn trên các chiều rộng đường dẫn lớn hơn.

Nhà sản xuất thường sử dụng một quy trình để tạo ra lớp cụ thể với các đặc điểm siêu mịn nhưng có thể sử dụng quy trình khắc bằng phương pháp trừ cho các lớp có đặc điểm lớn hơn, các mặt đất, v.v.  Như tôi thường làm trong những blog này, tôi khuyên bạn nên liên hệ với nhà sản xuất của mình để hiểu rõ phương pháp tốt nhất cho khả năng sản xuất khi bắt đầu thiết kế cho HDI siêu cao độ.  Là một ý tưởng khởi đầu, tôi đã bao gồm một bức ảnh chụp về khả năng HDI siêu cao từ American Standard Circuits.

Nếu bạn muốn tìm hiểu thêm, vui lòng xem lại một số blog trước của chúng tôi.  Chúng tôi đã đi qua các nguyên tắc cơ bản của quy trình SAP, gần đây đã xem xét một số câu hỏi hàng đầu liên quan đến việc xếp chồng mạch in stack-up, và khám phá một số "quy tắc thiết kế" hoặc "hướng dẫn thiết kế" không thay đổi khi thiết kế với những kích thước đặc điểm siêu cao mật độ. 

Để biết thêm chi tiết về ảnh hưởng của trở kháng với các đặc điểm HDI siêu cao, vui lòng xem bài báo white paper đã được Eric Bogatin công bố.