Các lớp nguồn (đôi khi được gọi là lớp cung cấp nguồn) và lớp đất rất quan trọng không chỉ cho việc phân phối nguồn điện. Khi xác định các lớp tham chiếu, cả trong việc điều khiển trở kháng định tuyến và quản lý đường dẫn trở lại, cấu trúc của bạn có thể buộc dòng điện trở lại phải đi qua một lớp nguồn PCB trước khi được kết nối trở lại với một lớp đất. Mặc dù bạn xác định một lớp tham chiếu GND làm cơ sở cho độ rộng đường dẫn điều khiển trở kháng của bạn, bạn vẫn phải xác định một đường dẫn trở lại rõ ràng dọc theo chiều dài của lớp nguồn trong thiết kế của mình. Hãy cùng xem xét một số phương pháp tốt để kiểm soát đường dẫn trở lại trong PCB của bạn với một lớp nguồn như một đường dẫn trở lại.
Khi chúng ta nói "đường dẫn trở lại," chúng ta đang đề cập đến con đường mà dòng điện trở lại tự nhiên theo dõi trong một thiết kế, nơi mà dòng điện có thể di chuyển trở lại đến cực tiềm năng thấp ở phía đầu vào của bộ lắp ráp PCB. Đối với một tín hiệu di chuyển trên một đường truyền, đường dẫn trở lại được xác định bởi điện dung giữa đường dây và lớp tham chiếu của nó. Một điện dung cao hơn, tần số cao hơn, hoặc cả hai, có nghĩa là dòng điện trở lại có thể dễ dàng chuyển vào lớp đất dưới dạng dòng điện dịch chuyển.
Điều này, đồng nghĩa với việc khoảng cách giữa đường truyền tín hiệu và mặt phẳng tham chiếu của nó, bất kể loại mặt phẳng tham chiếu đó là gì, quyết định một số hành vi điện quan trọng trong các thiết kế thực tế. Những hành vi này bao gồm:
Nếu bạn có thể chọn giữa việc sử dụng mặt phẳng nguồn hoặc mặt phẳng đất làm lớp kề cận cung cấp đường dẫn trở lại hoặc tham chiếu tín hiệu, bạn luôn nên chọn mặt phẳng đất của PCB. Có hai lý do cho điều này, mà tôi sẽ giải thích chi tiết hơn bên dưới.
Trước khi thảo luận về cách một mặt phẳng nguồn thực sự hoạt động (hoặc không) như một loại đường dẫn trở lại nào đó, chúng ta cần đặt câu hỏi: làm thế nào dòng điện từ một đường truyền có thể đi vào mặt phẳng nguồn PCB để bắt đầu. Câu trả lời là: ghép nối điện dung! Nhớ lại, như đã được đề cập ở trên, đường dẫn trở lại được tạo ra giữa một đường truyền và bất kỳ dẫn điện nào gần đó. Đối với một lớp mặt phẳng gần đó, điều này xảy ra bất cứ khi nào có một sự thay đổi tiềm năng điện giữa đường dây và mặt phẳng. Do đó, bất cứ khi nào chúng ta có một đường dẫn được định tuyến cạnh một mặt phẳng, và một tín hiệu số di chuyển dọc theo đường dẫn đó, chúng ta bây giờ có một dòng điện dịch chuyển được thúc đẩy trong lớp mặt phẳng.
Nếu mặt phẳng gần đó là một mặt phẳng nối đất ở cùng một tiềm năng như điểm tiềm năng thấp của chúng ta tại điểm nhập nguồn, thì mọi thứ sẽ rất tốt. Vấn đề ở đây là, khi dòng điện cần sau đó chuyển từ một mặt phẳng nguồn và vào lớp nối đất gần đó, dòng điện sẽ cần phải vượt qua một lớp điện môi khác để đạt đến mặt phẳng nối đất PCB.
Tùy thuộc vào cách thiết kế xếp chồng và khu vực trên bảng mạch mà tín hiệu được kích hoạt, điện dung giữa hai lớp có thể tạo thành một đường dẫn trở kháng cao giữa lớp nguồn và lớp mặt đất. Tùy thuộc vào cách xếp chồng, như cách xếp chồng 4 lớp đơn giản được hiển thị dưới đây, điện dung giữa lớp nguồn và lớp mặt đất của PCB có thể rất nhỏ (ở cỡ femtofarad trên mm vuông), tạo ra một đường dẫn trở lại cực kỳ cao trở kháng ngoại trừ cho các tín hiệu số cực nhanh hoặc tín hiệu RF tần số cao rất cao. Lựa chọn duy nhất khác trong hành trình này giữa lớp nguồn và lớp mặt đất là qua tụ điện giải nối gần nhất, như được hiển thị dưới đây. Trong cả hai trường hợp, bạn có thể gặp vấn đề EMI ở đâu đó trên bảng mạch.
Đối với các tín hiệu đơn cuối tốc độ thấp hơn thông thường (như tín hiệu I2C hoặc SPI giới hạn thời gian tăng), EMI sinh ra từ sự kết nối này với GND có thể không phải là vấn đề lớn nhất. Điều này không xảy ra với các thiết bị tương tự DC hoặc tần số thấp thuần túy. Tuy nhiên, với các thành phần CMOS tiêu chuẩn ngày nay, ngay cả các bus đơn cuối trong các thành phần kỹ thuật số phổ biến cũng có thể gặp vấn đề này. Vậy giải pháp là gì?
Câu trả lời được tìm thấy trong việc thiết kế lại bố cục PCB. Con đường đơn giản nhất là thêm các lớp cung cấp mặt đất trở lại. Nói chung, sẽ không cần thay đổi thiết kế khác miễn là tất cả các mặt phẳng GND được nối lại với nhau bằng các via ghép cách nhau một khoảng cách phù hợp. Một việc mất thời gian hơn từ góc độ thiết kế, như trong bố cục 4 lớp ở trên, là đặt PWR và Tín hiệu trên cùng một lớp, sau đó thêm vào PWR trên cùng một lớp như đổ.
Trong ví dụ về bảng 4 lớp ở trên, bố cục được sử dụng tốt nhất nếu các bus và dây dẫn cần cung cấp dòng bit liên tục được đặt trên lớp trên cùng trực tiếp phía trên GND. Các tín hiệu khác, như tín hiệu điều khiển có thể được làm chậm lại bằng RC hoặc kết thúc chuỗi, có thể được đặt trên lớp sau cùng, cũng như các thành phần hỗ trợ khác. Tuy nhiên, nếu bạn cần có một PCB 4 lớp với các bus số trên cả hai lớp bề mặt, thì phương pháp tốt nhất là sử dụng một bố cục thay thế.
Lớp xếp chồng dưới đây có thể được coi là lựa chọn tốt nhất để giảm tiếng ồn và cung cấp đường trở về rõ ràng ở mọi nơi. Đây là lớp xếp chồng SIG+PWR/GND/GND/SIG+PWR, nơi tín hiệu và nguồn được định tuyến trên các lớp trên cùng. Điều này cung cấp sự giảm nhiễu rất mạnh cho các đường ray nguồn vì chúng sẽ (hoặc nên) được đặt gần với mặt phẳng GND ở lớp kề bên.
Có một khó khăn trong bảng mạch này, có thể xuất hiện khi có nhiều đường ray nguồn. Trong trường hợp bảng mạch 4 lớp của bạn cần có tín hiệu tốc độ cao trên cả hai lớp, cũng như nhiều đường ray nguồn và tính toàn vẹn nguồn mạnh mẽ, lớp xếp chồng tiêu chuẩn SIG/GND/PWR/SIG sẽ không phù hợp. Đây là lúc thêm hai lớp và xây dựng lớp xếp chồng 6 lớp là lựa chọn tốt nhất.
Như hầu hết các vấn đề về định tuyến và bố trí, sau đó tạo ra các vấn đề EMI, nguồn gốc của vấn đề thường là việc xác định mặt đất, hoặc có sự sắp xếp lớp sai trong cấu trúc PCB. Mặc dù bạn có thể sử dụng lớp nguồn như một tham chiếu trở kháng và đường trở về cho tín hiệu, bạn sẽ cần đặt một lớp đất PCB gần đó để ngăn chặn sự ghép nối giữa các lớp trong loại cấu trúc lớp được hiển thị dưới đây.
Một cấu trúc lớp đôi khi được sử dụng trong các thiết kế dày đặc hơn là cấu trúc 6 lớp được hiển thị dưới đây. Các lớp tín hiệu trên cùng và dưới cùng được ghép nối trực tiếp với mặt đất, tuy nhiên chúng ta vẫn có một lớp nguồn (màu xanh trên L3) có thể có dung kháng cao với mặt đất trên L2, tùy thuộc vào độ dày của các lớp.
Một sự sắp xếp lớp thay thế không lý tưởng với việc định tuyến tốc độ cao trên một lớp nội bộ là có hai lớp tín hiệu liền kề và nguồn trên L2. Điều này có thể cho phép nhiễu chéo nội bộ và tạo ra vấn đề khi đưa dòng trở về mặt đất nếu các tín hiệu không được phân chia thành các khu vực khác nhau trong PCB. Một sắp xếp tốt hơn sẽ là sử dụng bảng 6 lớp được hiển thị ở trên.
Về việc ghép nối trực tiếp vào các đường dẫn? Thông thường, dung lượng nhiễu xạ giữa các lớp lân cận có thể khá nhỏ do kích thước nhỏ của các đường dẫn tín hiệu, tạo ra một đường trở lại có trở kháng cao giữa bất kỳ dòng trở lại nào trong lớp nguồn ở L3 và lớp đất ở L5. Cách thông thường để cung cấp một đường trở lại có trở kháng thấp giữa bất kỳ dòng trở lại nào trong lớp nguồn và lớp đất là đặt một tụ ghép nối/bỏ qua giữa các lớp nguồn/đất. Trong ví dụ trên, đường trở lại ưu tiên có trở kháng thấp cho bất kỳ dòng trở lại nào được kích thích trong lớp nguồn là trực tiếp vào đất ở L2, không phải ở L5.
Dù bạn cho phép tín hiệu ghép nối trở lại với mặt phẳng nguồn theo sau đó là ghép nối điện dung vào mặt phẳng đất PCB gần nhất, hay trở lại trực tiếp với mặt phẳng đất, bạn sẽ cần phải kỹ lưỡng kỹ sư đường dẫn trở về của mình để ngăn chặn sự ghép nối không mong muốn giữa bất kỳ tín hiệu trở về nào. Điểm quan trọng ở đây là bất kỳ mạch nào trên bảng mạch của bạn đều được hoàn thành khi nó kết nối trở lại với mặt phẳng đất PCB, bất kể sự ghép nối này là trực tiếp, thông qua tụ ghép nối/tụ lọc, hay nhờ vào điện dung giữa các mặt phẳng. Đây là lý do tại sao, trong các PCB hiện đại, chúng ta luôn nói rằng phải định tuyến cạnh mặt phẳng đất: điều này cho phép đường dẫn trở về được gửi trực tiếp đến mặt phẳng đất mà không cần sử dụng tụ lọc, vias khâu với đổ đồng, hoặc các biện pháp khác không giải quyết được các vấn đề do cấu trúc xếp chồng kém tạo ra.
Bạn hoàn toàn có thể tận dụng một lớp mặt đất như một lớp chắn và một mặt phẳng tham chiếu PCB (giả sử sự chênh lệch điện thế giữa đường dẫn tín hiệu và mặt đất không phải là 0 V), nhưng việc kiểm soát đường dẫn trở lại trở nên khó khăn chung chung. Điều này đặc biệt đúng với các bảng mạch tốc độ cao/tần số cao. Trong các thiết kế tiên tiến hơn chạy ở mức tín hiệu thấp, bạn có thể sử dụng cặp dây đối xứng, trong trường hợp đó, đường dẫn trở lại được cung cấp bởi việc điều khiển đối xứng, tức là, nó chảy song song với đường dẫn tín hiệu CAO. Nếu bạn quan tâm đến việc tìm hiểu thêm về việc truy tìm đường dẫn trở lại trên bảng mạch của mình, hãy xem bài viết của Francesco Poderico.
Công cụ bố trí và định tuyến PCB mới nhất trong Altium Designer® bao gồm một công cụ đường dẫn trở lại mặt đất kết nối với động cơ DRC. Điều này cho phép bạn định rõ giới hạn về sự lệch lạc giữa một đường dẫn và mặt phẳng tham chiếu PCB gần nhất của nó như một quy tắc thiết kế. Quy tắc này được kiểm tra tự động bởi các công cụ định tuyến tương tác khi bạn tạo bảng mạch của mình. Bạn cũng sẽ có một bộ công cụ đầy đủ để phân tích tính toàn vẹn tín hiệu và chuẩn bị các tài liệu giao hàng cho nhà sản xuất.
Giờ đây, bạn có thể tải về bản dùng thử miễn phí của Altium Designer và tìm hiểu thêm về các công cụ lập kế hoạch bố trí, mô phỏng và sản xuất tốt nhất trong ngành. Nói chuyện với một chuyên gia Altium ngày hôm nay để tìm hiểu thêm về lớp nguồn và PCB lớp nguồn nói chung.